

平成19～21年度 地域活性化共同研究開発事業研究成果報告書
(電源立地地域対策交付金補助事業)

福島県ハイテクプラザ研究報告書

Technical Reports of Fukushima Technology Centre

組み込み応用製品の高機能化・高信頼性化に関する研究

Research on High Performance and High Reliability
of the Embedded Computer Application Products

平成22年2月

福島県ハイテクプラザ

Fukushima Technology Centre

はじめに

平成 20 年に始まった経済状況の悪化は、平成 21 年になってもまだ回復の兆しがなく、依然として厳しい状態が続いております。福島県の産業界においても、まだなお先行きが不透明なままであり、疲弊しきっている状況と言わざるをえません。

しかしながら、このような状況であるからこそ、自社製品の高機能化や高信頼性が必須になっている中小企業において、多様化する顧客のニーズに迅速かつ的確に応えるためには、企業の技術力を強化することは必須であり、今後の発展のためにはきわめて重要な事項であります。

そこで、平成 19 年度から平成 21 年度までの 3 カ年にわたり、福島県内企業からの要望が多い組込み応用製品に関し、「地域活性化共同研究開発事業（組込み応用製品の高機能化・高信頼性化に関する研究）」に県内企業 4 社と共同で取り組んでまいりました。

本研究は、産業機械の制御基板開発において使用する開発プラットフォームおよび周辺装置の開発、開発環境の整備を行い、産業機械の高機能化・高信頼性化をハード・ソフト両面から図ったものです。この間、多くの産学官の有識者によるご指導・ご助言をいただきながら研究を進めてまいりました。

財政状況の悪化などで取り組む内容が縮小し、当初の計画から後退してしまったことは否めませんが、この研究で得られた知見は関係する多くの企業の糧、技術力向上に資するに充分足りるものとなっております。これらを 3 年間の成果として本報告書にまとめました。関係する県内の多くの企業において、本研究の成果を活用され、各々の現場において技術力を高められ、様々なニーズに応じて新たな発想をもった製品が産み出されることに期待をしております。

終わりに、本事業の推進にあたり、大学・関係機関並びに参加企業の皆様方からの温かいご協力並びに貴重なご意見をいただきましたことに対しまして、心から厚く御礼申し上げます。

平成 22 年 2 月

福島県ハイテクプラザ
所長 黒澤 茂

組込み応用製品の高機能化・高信頼性化に関する研究

目次

第1章 研究概要	1
第2章 組込み開発プラットフォームの研究	3
第3章 高機能業務用プリンタの開発	13
第4章 自動巻線機の開発	23
第5章 無線通信応用組込み装置の開発	33
第6章 画像応用組み込み装置の開発	39

研究概要

研究概要

産業機械や計測器といった組込み製品の分野では、製品の高機能化・高信頼性を図ることが強く求められている。しかし、ここ数年慢性的に組込み技術者が不足しており、容易にその要求に答えることができないのが現状である。また、製品開発において技術者の技術レベルがそろわず、効率のよい開発ができないといった問題や、既存製品のメンテナンスにおいて部品が手に入らないため保守ができないといった問題を抱える企業も多い。さらに、IT分野などから新たに組込み分野への進出を希望するものの、開発において要求される技術レベルが高く、参入を断念する企業も増えている。県内企業においても、これらの課題や問題については同様の状況である。

組込み製品開発における業界の動向をみると、これらの課題を解決する方策として、製品の高機能化を行うためには、高速な MPU や FPGA を採用し、リアルタイム OS を導入することが必須となってきた。また、高信頼性を図るためには、リアルタイム OS を利用したネットワーク通信を導入することも重要な要素となってきた。さらに、製品開発の効率化を進める、製品の保守性を高める、あるいは IT 分野からの参入を容易にするためには、必要となる機能を集約したプラットフォームを利用することが有効であり、プラットフォームを活用するために必要な周辺機器を後から追加するという開発手法は、汎用性が高く開発効率の面からも望ましいものである。

そこで、本研究では、県内の組込み開発関連企業における製品の高機能化・高信頼性を図ることを目的として、ハードウェア、ソフトウェア、開発環境からなるプラットフォームを整えた。

プラットフォームの基本設計において、ハードウェアには、県内企業で利用が多い MPU、FPGA を採用し、開発効率、保守性を高めた。また、周辺装置として無線装置、画像表示装置を導入し、IT 企業が組込み分野へ参入する素地を整えた。ソフトウェアには、リアルタイム OS として国内での利用実績の高い μ ITRON 仕様の TOPPERS/JSP 及び ASP を採用し、高機能化を図った。また、ネットワーク機能には、TOPPERS 上で機能する TINET を採用し、高信頼性を図った。

プラットフォームの有効性を確認するための実証実験は、基本設計をもとに開発したプラットフォームを、実際の産業機械である業務用プリンタ及び自動巻線機に組込んで行った。その結果、開発したプラットフォームを利用することにより、製品の高機能化・高信頼性を図ることができ、さらに、開発効率の向上や保守性の向上の可能性を示すことができた。

以下に、研究課題と概要を示す。

1. 組込み開発プラットフォームの研究

下記の設計、実装によりプラットフォームを構築した。また、製品レベルの実証実験により、プラットフォームの有効性を確認できた。

- ・プラットフォームとして相互利用可能なハードウェア(16 及び 32 ビット MPU、FPGA)の基本設計
- ・プラットフォーム上で動作する基本ソフトウェア(TOPPERS/JSP 及び ASP)の移植
- ・基本ソフトウェア及びアプリケーション開発環境の構築
- ・ハードウェア上に実装されたデバイスのドライバ(CAN)の開発
- ・組込み用途で使用できる FPGA 用の汎用基本 IP リソース(PWM 回路)の開発
- ・組込み用途で使用する周辺装置(無線通信装置、画像表示装置、モータドライバ)の基本設計
- ・自律分散プロトコルの設計、実装

2. 高機能業務用プリンタの開発

ハードウェア(16 ビット及び 32 ビット MPU)の実装、基本ソフトウェア(TOPPERS/JSP 及び ASP)で動作するアプリケーション作成を行った。プラットフォームを活用することで、高機能化と開発の効率化が可能であることが分かった。

3. 自動巻線機の開発

ハードウェア(FPGA)の実装、プラットフォームで利用するモータドライバの開発、プラットフォームで使用する FPGA 用の汎用基本 IP リソース(PWM 回路)の実装を行った。プラットフォームを活用することで、開発効率の向上が可能となり、保守を容易にできることが分かった。


4. 無線通信応用組込み装置の開発

組込み用途で使用する周辺装置(無線通信装置)の実装、基本ソフトウェア(TOPPERS/JSP)で動作するアプリケーション作成を行った。IT 分野から組込み分野へ参画するための足がかりとすることができた。


5. 画像応用組み込み装置の開発

組み込み用途で使用する周辺装置(画像表示装置)の実装、FPGA用の画像表示基本IPリソースの実装を行った。画像を用いる組み込み分野へ参画するための足がかりとすることができた。


研究開発成果



プラットフォームを利用した業務用プリンタ
(株)アイ・イーエス



プラットフォームを利用した自動巻線機
(田中精機(株))



プラットフォームで利用する無線基板
(株)GClue



プラットフォームで利用する画像表示装置
(有)フロンティア・オンライン

組込み開発プラットフォームの研究

福島県ハイテクプラザ

組込み応用製品の高機能化・高信頼性化に関する研究

— 組込み開発プラットフォームの研究 —

Research on High Performance and High Reliability of the Embedded Computer Application Products

- Development of Platform for Embedded Products -

福島県ハイテクプラザ 高樋昌 浜尾和秀 鈴木剛 吉田英一 尾形直秀* 平山和弘
株式会社アイ・イーエス 後藤田憲夫 佐藤正一 蓬田隆志 玉川充男 土屋明
田中精機株式会社 須藤勝広 藤原広征
株式会社ジークルー 佐々木陽 土屋喬
有限会社フロンティア・オンライン 酒井克弘 渡辺俊枝 江花光広

本研究は、県内の企業が組込み応用製品を開発するにあたり自由に利用できるハードウェア、ソフトウェア、開発環境からなる組込みプラットフォームの構築を行い、これらの成果を用いることで既存製品への新たな機能の付加、組込み分野への新規参入の支援を行うことを目的とする。平成19年度において一部の開発プラットフォームの整備を行った。平成20年度は、具体的な製品ターゲットを念頭に置き、開発プラットフォームや開発プラットフォームで利用する周辺装置の開発を行った。また、プラットフォームで動作するカーネルや通信スタックなどの基本ソフトウェア開発を進めた。平成21年度は、開発プラットフォームを利用し、共同研究企業における現行製品への適用を試み、開発プラットフォームを利用することによる工期短縮、機能拡張などの有効性を確認した。

Key words:組込み、プラットフォーム、 μ ITRON、TOPPERS プロジェクト、FPGA、MPU

1. 緒言

近年、組込み開発産業の状況として組込み技術者の不足が言われており、経済産業省の2008年版組込みソフトウェア産業実態調査¹⁾によると、必要とされる技術者数が約24万2千人のところ、不足する技術者が8万8千人と報告されている。ここ数年、不足数は減少傾向にあるものの、依然慢性的な技術者不足は解消されておらず、この状況は県内でも同様である。

さらに、県内の中小企業では、組込み応用製品の開発について次のような問題を抱えているところが多い。

①製造業関連企業において

- ・組込み応用製品は製品毎に異なるハードウェアが必要であり、品種が多くなると保守用として確保しなければならないハードウェアも多くなり、保守にかかる負担が大きくなる。
- ・製品開発において、開発者ごとに技術レベルに差があるため、一定のレベルで開発がスタートできない。足並みをそろえることにより、製品開発管理が非常にしやすくなる。
- ・自社製品の中に使用していた一部の部品が製造中止になった場合、新しいハードウェアへ移行するため新たな製品開発が必要となる。また、保守部品として入手できなくなるので、現行自社製品の保守性が保てなくなる。
- ・客先の要望が年々高機能化を期待するものとなってきているため、開発時に機能を追加して高機能化を図ろうとしているが、既存の開発品を簡単に流用できないことが多い。

②IT関連企業において

- ・ITシステムを請け負った企業において、ソフト

ウェアばかりでなく、ハードウェアを含んだトータルの組込みシステムの開発依頼がある。しかしながら、ハードウェアに関しての技術的蓄積がほとんどないため新規参入が困難である。

- ・新たに組込み応用製品開発に取り組みたいが、ハードウェア技術の修得や組込み開発特有の開発環境・プログラミング手法があるため敷居が高く容易に参入できない。

本研究では、製造業関連企業やIT関連企業に対する組込み応用製品の開発支援を行うことを目的とし、上記の問題点やニーズを踏まえ、組込み応用製品の開発に必要なハードウェア、ソフトウェア、開発環境からなるプラットフォームの開発・整備を行った。

2. 研究計画概要

本研究は、研究期間を3年間として計画した。各年度の主な当初研究内容を図1に示す。




図1 研究計画概要

*現福島県立浜高等技術専門校

研究分担は、ハードウェアに関してはハイテクプラザが基本設計、共同研究機関が実装開発を行う。ソフトウェアに関しては、システムの高機能化、高信頼性化に必須であるリアルタイム OS（カーネル）、ネットワーク通信（通信スタック）などの基本ソフトウェア開発の検討に関してはハイテクプラザが分担し、アプリケーション開発や製品ノウハウにかかわる非公開部分については共同研究企業で行うこととした。

平成 19 年度²⁾は、ハードウェア、ソフトウェア、開発環境の相互関連を考慮してプラットフォームの基本仕様の策定を行い、これに基づいて、ハードウェアの基本部分となる 16 ビット MPU (Micro Processing Unit) ボードと FPGA(Field Programmable Gate Array)ボードの開発、これらのハードウェア上で動作する基本ソフトウェアであるリアルタイムカーネルやネットワーク通信スタックの移植、さらに FPGA 用のリソース開発を行った。

平成 20 年度³⁾は、平成 19 年度に開発したハードウェアおよびソフトウェアの利用方法を考慮し、新たに組み込み応用製品のベースとなる 32 ビット MPU ボードを開発した。また、平成 19 年度に開発した 16 ビット MPU ボードや FPGA ボードでも利用可能な周辺ハードウェアの開発を行い、開発したハードウェアで動作する基本ソフトウェアおよび分散ネットワークプロトコルの開発・実装を行った。なお、各共同研究企業はそれぞれの製品に強く関連する機能のハードウェア開発を担当し、必要に応じて相互のハードウェアを利用することとした。ソフトウェアはこれらのハードウェアのための基本ソフトウェアとしてカーネル、通信スタックに加えデバイスドライバの開発を行った。

平成 21 年度は、開発したハードウェアを共同研究企業の現行製品にプラットフォームとして適用し、ソフトウェアプラットフォームとして、移植の終了した OS を含む開発環境を用いて、製品のプロトタイプ開発を行った。

なお、平成 21 年度は大幅な計画変更があり、IT 関連企業 2 社との共同研究が実施できなかった。したがって、実証実験は組み込み関連企業 2 社のみとなっている。

3. プラットフォームの基本仕様

実際の開発に先立ち、研究計画概要に従いプラットフォームの基本仕様の策定を行った。

まず、ソフトウェア開発環境としてリアルタイムマルチタスクカーネルの検討を行った結果、以下の理由から TOPPERS カーネル⁴⁾を利用することにした。

- μ ITRON 仕様カーネルであること
- 日本国内では最も多く使われている仕様であり事実上のデファクトスタンダードである。

- オープンソースであること
 - ネットワーク通信スタックがあること
 - 県内企業で利用の多い MPU に対応していること
- 本研究ではハードウェア、ソフトウェアの相互利用があるため、改変や配布に制限のあるライセンス形態では障害がある。
- ニーズとして挙げられている機能であるが、TOPPERS プロジェクト内の TINET⁵⁾がカーネル同様にオープンソースで公開されている。
- ルネサス社の H8 シリーズ (16 ビット)、SH1、SH2 シリーズ (32 ビット) などの MPU から選択する。

TOPPERS カーネルは新世代である TOPPERS/ASP の一般公開が平成 20 年 5 月であるため、平成 19 年度については、旧来の TOPPERS/JSP を使用し、平成 20 年度から TOPPERS/ASP へ移行していくことにした。

次にハードウェアの構成および通信方式について検討を行った。

各 MPU ボードや入出力ボード間のシステムバスは PC/104⁶⁾とピン配置互換とした。搭載を考えているクラスの 16 ビット MPU のバス速度は 20MHz、32 ビット MPU のバス速度は 48MHz で、なるべく低コストに実現出来るものとして選択した。ただし、MPU や FPGA の信号線が 3.3V のものが増えてきているため、今後のメモリや周辺 IC の入手のしやすさを考えて信号レベルは 3.3V とした。

システムが複数の MPU ボードで構成される場合の MPU 間の通信には RS232C などのシリアル通信が用いられる事が多い。しかし、RS232C は多くの MPU に内蔵され、手軽に扱うことが出来る反面、1 対 1 通信であるために、接続機器が多くなると通信ポートが不足し、接続数と同じ数の配線が必要となりケーブル敷設も困難となる問題点があった。そこで、本研究におけるプラットフォームでは MPU 間の通信はフィールドバスとして CAN⁷⁾通信を取り入れて 30 台程度の接続にも容易に対応できるようにした。

CAN 通信は元々、車載用コンピュータ向きに開発されたものであるが、広く計測・制御用にも利用され、コントローラが内蔵されている MPU もいくつかあり低コストの実装が可能である。パケットの衝突時の処




図2 フィールドバスと PC/104 バス

理が ethernet のような再送ではなく、優先順位による勝ち抜けのため、高いリアルタイム性を有するなど計測・制御向きの特徴がある。

CANとPC/104の使い分けは図2のようになる。MPUとI/O間はPC/104バスを、MPUとMPU間にはCANを使用することとした。FPGAにMPUコアを搭載することを想定したボードはMPUボードと同様にCAN通信を可能とするようにした。

CANの上位プロトコルには自律分散プロトコル⁸⁾を基にしたプロトコルを開発し実装することにした。

外部とのネットワーク通信は ethernet デバイスを搭載し、TCP/IPを用いて行うこととした。TCP/IPスタックには TOPPERS カーネルの使用を前提として TINET を利用することとした。

FPGA ボードでは CAN 通信と同様に、Nios II⁹⁾ (MPU-IP コア) を搭載することにより MPU の機能を持ち得る構成が可能のため、ethernet デバイスを搭載することとした。

4. ハードウェア開発

プラットフォームの基本仕様を踏まえて 16 ビット MPU ボード、FPGA ボードの基本設計を行った。これら 2 種のボードは、できるだけ汎用性を持たせ、いずれの共同研究機関でも容易に利用できる構成とした。

4. 1. 16ビットMPUボードの基本仕様

開発した 16 ビット MPU ボードの基本仕様は以下のとおりとした。図 3 に完成した 16 ビット MPU ボードを示す。

- 16 ビット MPU

共同研究企業が共通に使用実績のあるルネサス社の H8 シリーズから選択することにした。シリアルポート 5 ポート以上という要望と、CAN ドライバ内蔵、flash ROM 内蔵 512 k バイト、RAM 空間 2 M バイト以上、現行の TOPPERS/JSP カーネルが稼働する MPU と機械語レベルで互換性を持つという要件から H8S/2556 を使用することにした。

- RAM

バッテリーバックアップが可能なスタティック RAM を使用することにした。リアルタイムカーネルや TINET を利用したうえで余裕を見込んで 2M バイトの容量とした。

- ethernet コントローラ

MAC アドレスは MAC アドレス書き込み済みのシリアル ROM を購入して利用することとしたため、書き込まれたデータのフォーマットが対応している Realtek 社の RTL8019AS を採用することにした。このデバイスは TINET でもサポート済みのもので、移植も容易であることが期待できる。ただし、このデバイスのみ 5 V 信号となるためレベルコンバータを通してバ



図 3 H8 MPU ボード



図 4 FPGA ボード

ス接続した。

- CAN コントローラ

コントローラは内蔵のものを利用し、トランシーバは MAXIM 社製の MAX3059 を利用した。

- ROM エミュレータソケット

デバッグ作業の効率化のため ROM エミュレータ用のソケット設置の要望があったため、PC/104バスを介したドータカードとして同時に開発することにした。

4. 2. FPGAボードの基本仕様

FPGA ボードの基本設計は以下のとおりとした。

FPGA に MPU コアの搭載を可能にするように flash ROM、SDRAM を実装することにした。また、基本仕様に従い、ethernet デバイス、CAN デバイスも実装することにした。搭載デバイスは以下の様に選定した。完成した FPGA ボードを図 4 に示す。

- FPGA

過去にハイテクプラザで行った研究等での使用実績からアルテラ社の FPGA を使用することにした。高速処理に関する要望はなかったため廉価な Cyclone シリーズのデバイスから選択することにした。ゲート容量に関しては Nios II の利用や、画像処理への応用の要望があったため、余裕を持たせるため Cyclone III EP3C40 を使用することにした。クロックは 50 MHz とした。

● ROM

Nios II のプログラム格納や汎用のデータ領域として多用途に利用できるように 16 M バイトの Flash ROM を搭載した。

● RAM

画像処理用途に使用できるように 32 M バイトの SDRAM を搭載することにした。

● ethernet コントローラ


MPU ボードと同様に Realtek 社の RTL8019AS を用いることにした。

● CAN コントローラ

専用のデバイスを搭載することとし、Philips 社の SJA1000T を搭載した。トランシーバは MAXIM 社の MAX3059 を使用した。

4. 3. 開発ターゲット

共同研究各社では具体的な製品ターゲットがあるため、ハードウェアの仕様はその製品ターゲットを考慮のうえ決定し、開発実装を行った。共同研究各社における製品ターゲットは図1の平成21年度部分に示したとおりである。なお、本研究において開発するハードウェアの位置付けは図5のとおりである。



①業務用プリンタ・自動巻線機はハードウェアプラットフォームの実装本体

②携帯型画像端末・無線式情報収集システムはプラットフォーム上で利用する周辺機器

図5 ハードウェア関連図

4. 4. 製品ターゲットによる各ハードウェア仕様

製品ターゲットに対するハードウェアの仕様(概要)を、汎用性、開発の容易性などを考慮し次のように決定し、実装することとした。

なお、共同研究企業と打合せの上、ハイテクプラザで仕様を決定したが、各共同研究企業において追加したい機能が合った場合、仕様を満足する限り追加した。

4. 4. 1. プリンタ制御用32ビットMPUボード

業務用プリンタをターゲットとして、下記のように仕様を決定した。

- ・MPU : SH-2A シリーズ
- ・外部メモリ : FlashROM、SRAM、SDRAM
- ・イーサネット : 10/100Mbps
- ・CAN
- ・シリアルインタフェース×外部 2ch

・USB コントローラ

・リアルタイムクロック

・SD カード、MMC カード接続

・PC/104 コネクタによるローカルバス接続

4. 4. 2. 巻線機制御用モータドライバボード

自動巻線機をターゲットとして、下記のように仕様を決定した。

・3相 200V 400W モータ駆動

・開発したFPGAボードによる制御

4. 4. 3. 画像処理LCD表示ボード

携帯型画像端末をターゲットとして、下記のように仕様を決定した。

・640×480 ドット LCD

・SD カード、MMC カード接続

・フラットコネクタによる外部PIO

4. 4. 4. 無線通信ボード

無線式情報収集システムをターゲットとして、下記のように仕様を決定した。

・ZigBee 通信

・Bluetooth 通信

・シリアル接続

4. 5. 開発ハードウェア

仕様に従って委託製作したハードウェアは以下のとおりである。これらのハードウェアは、それぞれ単独で動作確認し、実装されているデバイスの機能が満たされていることを確認した。

4. 5. 1. プリンタ制御用32ビットMPUボード

図6に開発した32ビットMPUボードを示す。仕様によって選定したデバイスなどは以下のとおりである。




図6 32ビットMPUボード

・MPU : ルネサス社 SH7286

・外部メモリ : 16MByte FlashROM

: 4MByte SRAM

: 16MByte SDRAM

・イーサネット : ASIX 社 AX88796B

・CAN : MPU 内蔵

・シリアルインタフェース×9ピン 2ch

・USB ターゲット内蔵

- ・リアルタイムクロック：リコー社 R2025S
- ・SDカード、MMCカード接続：内部SSU接続

このほか、単独で機能確認できるようにPIO(LEDおよびボタンスイッチ)を実装した。またPC/104コネクタ(16ビットデータ、20ビットアドレス)により他MPUボード等と接続できる構成とした。さらに汎用外部入出力端子として40ピン汎用コネクタを装備した。

4. 5. 2. 巻線機制御用モータドライバボード

図7に開発したモータドライバボードを示す。仕様に合わせて選定した構成などは以下のとおりである。




図7 モータドライバボード

- ・3相200V 400Wモータ駆動：IGBTモジュールの利用(IGBTモジュールを変更することによりモータ定格変更可能)
- ・開発したFPGAボードによる制御：FPGAボード上のコネクタを経由した制御信号の取り込み
これにより、巻線機制御用モータドライバボードとFPGAボードを30ピン専用コネクタにより接続し、3相200V、400Wインダクションモータの周波数制御による駆動に対応できる構成とした。

4. 5. 3. 画像処理LCD表示ボード

図8に開発したLCDボードを示す。仕様に合わせて選定したデバイスなどは以下のとおりである。



図8 LCDボード

- ・LCD：Optrex T-51750GD065J-FW-AB
 - ・SDカード：ヒロセ DM1AA-SF-PEJ
 - ・外部PIO：40ピン汎用コネクタ
- このほか、HSMC(高速メザニン・コネクタ)を備え、アルテラ社製FPGAボードとの接続性を持たせた。

4. 5. 4. 無線通信ボード

図9に開発したZigBee通信ボードを、図10にBluetooth通信ボードを示す。仕様に合わせて選定したデバイスなどは以下のとおりである。




図9 ZigBee通信ボード



図10 Bluetooth通信ボード

- ・ZigBee：XBee社 XBee-Pro
- ・Bluetooth：Amp'edRF社 BT-22A

これらの通信ボードとMPUボードとは9ピンシリアルにより接続される。また、電源はMPUボード上の電源ピンから直接供給するほか、MPUボードを直接接続しない場合を考慮し、ジャンパピンによりACアダプタによる外部供給も選択可能とした。

5. 基本ソフトウェア開発

開発したハードウェアを動作させるために、基本ソフトウェアとしてリアルタイムマルチタスクカーネルおよびネットワーク通信スタックの移植、CANドライバ、FPGA用MPUコア、PWM回路IP(Intellectual Property)の開発およびそれらの開発環境構築を行った。

5. 1. カーネル移植

リアルタイムマルチタスクカーネルとして、TOPPERSカーネルの移植開発を行った。次世代のTOPPERSカーネルであるTOPPERS/ASPは、平成19年度では一般公開されていなかったため、平成19年度はTOPPERS/JSPの移植開発環境構築のみを行った。また、平成20年度は16ビットMPUボードに対し以下の移植開発を行った。

- H8S用の機種依存部を利用したGDBスタブ
- TOPPERS/JSP 1.4.3(カーネル本体)
- TINET 1.3(ネットワーク通信スタック)

● TINET のサンプルについて動作を確認

さらに、平成 20 年度に開発した 32 ビット MPU ボードに対して、TOPPERS/ASP カーネルの移植を平成 21 年度に行った。また、動作確認用のアプリケーションを作成し、TOPPERS/ASP カーネルにおける MPU ボードの基本動作を確認した。詳細を次節に示す。なお、16 ビット MPU へ移植した TOPPERS/JSP も同様の手順を踏んでいる。

5. 1. 1. 開発環境構築と基本ソフトウェア開発(カーネルおよび通信スタックの移植)

平成 20 年度に株式会社アイ・イーエスが製作した 32 ビット MPU ボード (プリンタ制御用 SH7286 ボード) 向けに、ソフトウェア開発環境の構築および基本ソフトウェアの開発を行った。

組込み応用製品のソフトウェアは、PC にクロス開発環境を構築し、ソフトウェアのコンパイルとマイコンのフラッシュ ROM へのプログラム書き込みを行い、動作確認とデバッグを繰り返すことで開発を行う。

本研究では、PC にインストールした Cygwin 上にルネサステクノロジーの SH マイコン向けのコンパイラを用意し、クロス開発環境を構築した。組込み開発の初心者にとって、クロス開発環境の構築が技術的障壁になることが多いことから、詳細な開発環境構築マニュアルを作成した。このマニュアルに沿って PC へのインストール作業を進めていくことで、容易にクロス開発環境を構築することが可能である。

プラットフォームの基本ソフトウェアは、OS とその上で動作するデバイスドライバやミドルウェアにより構成されている。プラットフォームの概念図を図 11 に示す。クロス開発環境を用いて、組込み機器において市場ニーズが高い通信プロトコルとファイルシステムの中核ソフトウェアを移植し、デバイスドライバを新規開発した。

基本ソフトウェアは平成 19 年度に検討したプラットフォームの基本仕様にに基づき、μITRON 4.0 仕様 OS でオープンソースソフトウェアの TOPPERS/ASP と、TCP/IP プロトコルスタックの TINET を採用し、SH7286 ボードへの移植を行った。SH7286 ボードは ASIX 社の Ethernet デバイス AX88796B を搭載しており、TINET 用 AX88796B ドライバを新規開発した。また、FAT ファイルシステム FatFS¹⁰⁾ の移植を行い、MMC カードドライバの開発を行った。SPI 通信による制御ドライバを新規開発し、MMC カードの制御を行った。

以下のように応用ソフトウェアを作成し、基本ソフトウェアが正常に動作するか確認を行った。TOPPERS/ASP のサンプルプログラムを作成し、TOPPERS/ASP のマルチタスク動作やシリアル通信ドライバなどの動作確認を行った。

TINET のサンプルプログラムである TCP エコー




図 11 プラットフォームの概念図

サーバ echos4、UDP エコーサーバ user4、クライアントサーバ nserv を利用し、同一 LAN 内で PC と SH7286 ボード間の通信ができることを確認した。

FatFS の動作確認のため、MMC カードへのファイル作成や読み書きを行うサンプルプログラムを作成し、動作確認を行った。

以上により、基本ソフトウェアの OS、ドライバ、ミドルウェアが正常動作することを確認した。

上記の動作確認方法についても詳細なマニュアルを作成したため、容易に応用ソフトウェアの動作確認を行うことが可能である。

5. 1. 2. 製品開発の課題とプラットフォームを活用した応用ソフトウェア開発

株式会社アイ・イーエスでは多品種少量生産の特定用途向け業務用プリンタを開発している。現状の開発では、プリンタ機能の共通要素部分のハードウェア、ソフトウェアの再利用性が低く、新機種開発のたびに作りなおす必要があり、開発効率が悪いという課題がある。

また、個別にハード、ソフトを作製しなおす現状の開発方法では、イーサネット、CAN 等のネットワーク通信や MMC/SD カード、コンパクトフラッシュ等のメモリデバイスや USB 対応など高機能化への顧客ニーズに対応することが困難となっている。さらに、仕様変更や機能追加への柔軟な対応も困難となっている。

製品の保守や修理面においても、使用デバイスの生産中止や在庫の問題への対応が難しくなっている。また、開発人材不足、費用、開発時間の問題から上記すべてを自社で開発することが困難な状況となっている。

以上のような課題を解決するために、開発したプラットフォームを活用した。

各種プリンタ機能の共通要素部分にプラットフォームを活用することで、開発のたびにハードウェア、ソフトウェアを作製しなおす必要がなくなり、再利用性を高め、開発効率を向上することが出来る。さらに、開発人材不足や開発コスト削減や開発期間の短縮にも対応できる。

プラットフォームの基本ソフトウェア、ハードウェアを再利用し、各種プリンタの応用ソフトウェアのみを開発することで、顧客ニーズである通信機能やファ

イルシステム機能などの高機能化に対応した製品開発が可能となる。不足する開発人材を応用ソフトウェアのみに注力することで、付加価値の高い製品を低コストで短期間に作製することができるようになる。

本研究では、株式会社アイ・イーエスと共同で SH7286 ボードの MMC カードからプリンタ印字データ等を読み取り、RS232-C シリアル通信でプリンタ制御基板に送信する応用プログラムを試作開発した。既存の業務用プリンタと接続し、印刷できることを確認した。SH7286 ボードとプリンタを接続して印字している様子を図 12 に示す。



図 12 業務用プリンタでの印字テスト

MMC カードからのデータ読み取りの部分、ネットワークを経由してデータ取得するように変更した応用プログラムを開発することで、ネットワーク対応が可能である。

以上の試作開発により、開発したプラットフォームを活用することで、高機能な応用ソフトウェアを短期間に開発できることが実証できた。

5. 2. CAN ドライバの開発

CAN ドライバについて、H8S シリーズの内蔵コントローラをターゲットとした機種依存部の開発とユーザ API の開発を行った。

本研究において CAN ドライバは、ルネサステクノロジ社のマイコン H8S/2638F が搭載された北斗電子製 MPU ボード HSB8S2638ST の CAN 制御プログラムを基に、レジスタ等を変更して、平成 19 年度に作製した 16 ビット MPU (H8S) ボード用および平成 20 年度に作製した 32 ビット MPU (SH2A) ボード用にそれぞれ開発し、LED による通信動作の確認を行った。

また、MPU により内蔵されている CAN モジュールの種類が異なり、16 ビット MPU ボードでは HCAN、32 ビット MPU ボードでは RCAN-ET を用いて通信を行った。

HCAN、RCAN-ET はそれぞれ CAN2.0B 仕様に準拠し、通信速度は最大 1Mbps、データの送受信に使用するメールボックスもそれぞれ 16 個ずつ準備され、レジスタも類似した構成となっている。

開発したドライバによる通信実験の様子を図 13 に

示す。2 枚の 32 ビット MPU ボード間において、一方のボードのスイッチに対応してもう一方のボードの LED が点灯していることが分かる。ボード間の接続は CAN コネクタのみである。これにより、MPU 間の接続が容易にできるようになった。




図 13 CAN デバイスドライバを用いた通信実験

5. 3. FPGA 用 MPU コアの開発

FPGA ボード単体で高機能化を図ることを目的として、FPGA に MPU コアを搭載することを試みた。基本的に、SOC (System on Chip) の技術を取り入れ、必要な IP コアを接続すれば高機能化が可能である。

本研究では、開発ツールが提供する Nios II コア (MPU) を用い、FPGA ボード上のデバイスを共通バスで接続することで高機能化を図った。また、MPU コアへ TOPPERS/JSP を移植し、簡単なマルチタスクプログラミングを行い、機能の確認をした。動作の様子を図 14、15 に示す。




図 14 MPU コア (Nios II) における文字列表示タスク




図 15 MPU コアにおける LED 点灯タスク

図14は、TOPPERS/JSPをFPGA上に構築したMPUコアへ移植し、2秒に1度“Hello Itron”の文字を表示するタスクと、3秒に1度“Hello World”の文字を表示するタスクを動作させたものである。図15は押しボタンに対応したLEDを点灯させるタスクを動作させたものである。これらのタスクはマルチタスクとして処理されている。

5. 4. PWM回路のIP開発

田中精機株式会社が平成19年度に製作したFPGAボードおよび平成20年度に製作したモータドライブに対して、モータ駆動用のPWM回路をFPGAボード上に構築するため、PWM回路のIP化を行った。基本ブロックを図16に示す。なお、図16のブロック図における動作はクロック同期となる。




図16 PWM回路のブロック図

ブロック図にしたがって作成したPWM回路のIPを、実験用自動巻線機に実装して動作実験を行った。回転設定を設定値の上限である1,200rpmとした時の実回



図17 PWM回路IPによる動作実験

転数を図17に示す。表示が1,261rpmとなっていることが確認できた。なお、既存PWM回路では1,211rpmであった。この差は、既存PWM回路に対して作成された制御信号を流用しているためと思われる。しかし、実用上ほとんど問題にならない程度の差である。

5. 5. 自律分散プロトコル

自律分散プロトコルとは、共通バスであるフィールドバスに接続する各ノード（組込み応用製品）が、フィールドバス上に流れる情報を選択・取得して動作することにより、その系全体が機能するようにしたプロトコルのことである。

組込み応用製品では、装置の取り付け、取り外しに伴い、少なくともコントロール機器に関しては、取り付けられた装置の情報を収集する必要がある。同様にどの機器が取り外されたかを情報として保持していなければならない。これを実現するには自律分散プロトコルを導入することが最適である。しかしながら、組込み分野で利用するためには、利用できるリソースが限られているなどの非常に厳しい条件がある。そこで本研究では、図18に示すトポロジ、すなわち各装置(MPUボード)をノードとした場合において、装置間の通信を行う構成を想定し、下記の機能を盛り込んだ自律分散プロトコルを実装した。

- ・ノードの生存確認
- ・ノードからの情報収集
- ・ノードへの指令




図18 自律分散プロトコルトポロジ

5. 5. 1. 自律分散プロトコルメッセージ

自律分散プロトコルは、組込み応用製品におけるリソース制限を考慮に入れ、図19のように非常にシンプルなメッセージ構造とした。idは接続機器ごとに持つ固有の番号、priorityは各メッセージの優先順位、nodeは接続ボード名+(OS名あるいは機能名)、messgは送受信データである。





図19 メッセージ構造

自律分散プロトコルメッセージの使用方法¹¹⁾として、例えば、フィールドバスに接続しているノード情報に

は、生存確認呼出(id=001)、生存確認応答(id=002)又は拡張生存確認応答(id=002)を用意した。動作内容は、次のとおりである。

- ①id=001 が発信される。
- ②フィールドバスに接続された全ノードはid=002を入れて返答する。
- ③ノードは、受け取った情報を元に、node 情報を元にしたハッシュテーブルを生成し、接続ノード情報を保持する。

なお、拡張生存確認応答メッセージの構造は、自ノードの機能を判断し、図 20 に示すメッセージ構造によって要求 id、返答 id を返答するため、他のノードが予め機能 id を把握していなくとも、ノード間が自律的にデータ要求及び受信可能な id とそのメッセージ内容の送受信ができるように定義した。



機能名	内容	Byte
生存確認応答	ALIV/JOIN /LIMP	5
機能説明	どのようなデータが得られるかを記す。 データ内容：セット順、 データセットのデータ順、 (カンマ区切り)	20
データセットid		4
データセットメッセージ		10
データゲットid		3
データゲットメッセージ		10
		メッセージ長 53Byteを確保

図 20 拡張生存確認応答メッセージ

ブロードキャストをベースとしたメッセージ交換により、容易な情報要求及び取得が可能である。

しかしながら、ハッシュテーブル化はノードのスタックサイズ指定に大きく関わるため、保持できるノード数が少ないことが課題である。

5. 5. 2. 送受信実験

本研究で開発した MPU ボードにおいて、開発したプロトコルの能力を測るために送受信実験を行った。実験は、プロトコルメッセージを内包した 1,000 個のイーサ・フレームを送信する際、送信間隔の違いによりどの程度のフレーム数を受信できるかを測定した。物理ネットワークにはイーサネットを用い、イーサネットデバイスには 10Mbps の能力を持つものを用いた。結果を図 21 に示す。

この結果から、本研究で用いた 10Mbps の能力を持




図 21 送信間隔の確認実験

つデバイスであれば、送信間隔が最低 14ms 以上であれば取りこぼしなく送受信できることがわかった。

5. 5. 3. 自動巻線機のアプリケーション実装実験

自律分散プロトコルを実機に適用するために、自動巻線機の試験機に実装し、巻線機主軸の回転数を問い合わせ表示するアプリケーションを試作した。

図 22 のトポロジを構成し、テスト時は Linux 機 (CentOS)からの CLI インタフェースによる問い合わせ時応答のプログラムを試作した。また図 18 の診断 PC をイメージして、Visual C#による Windows 用 GUI アプリケーションへと展開した。




図 22 自律分散プロトコルのアプリケーション実装

当該企業用 ID=4xx、priority=5、node=abcdefgh、messg=xxx とした時の自動巻線機側の応答を図 23 に、読み込まれたデータを図 24 に示す。上記メッセージが送信され、データとして“R042”が返答されていることが分かる。なお、R は回転方向 (反時計回り)、042 は回転数を示す(42×12=504rpm : 設定は 500rpm)。

図 25 に実験の様子を示す。中央 7 ビットが回転信号を表している。

これにより、自律分散プロトコルを用いた問い合わせ、応答のアプリケーションを比較的容易に作成できることが確認できた。また、機器の状態把握が容易にできることが分かった。しかし、一部の機器での実装実験にとどまっているため、複数の機器での実験が必要である。また、前述したように、スタック容量からハッ

シュテータブルがオーバーフローする課題が明らかになったため、対策を講じる必要がある。

本プロトコルを適用し、ミドルウェアとして位置づけてアプリケーション作成者側に提供するためには、Priority Queue 値を元に順に処理を行う専用タスクの実装が必要である。さらに、拡張確認応答のメッセージ内の機能説明データから、ノードが自律的に解釈できるスキーマの設計と実装が課題として残った。




図 2 3 自動巻線機側応答メッセージ




図 2 4 アプリケーション側メッセージ




図 2 5 分散プロトコルの実機実装

6. 結言

組込み応用製品の開発支援を行うことを目的としたプラットフォームの開発を行うために、共同研究各社における具体的な製品ターゲットを考慮し、ハードウェアの仕様を決定した。その仕様に従い下記のハードウェアを開発し、それぞれの動作を確認した。

- ・汎用 16 ビット MPU ボード
- ・汎用 FPGA ボード
- ・プリンタ制御用 32 ビット MPU ボード
- ・巻線機モータ制御用モータドライバボード
- ・画像処理 LCD 表示ボード
- ・無線通信ボード

これにより、ハードウェアプラットフォームが完成し、産業機械をターゲットにした製品開発が可能になった。

また、開発したハードウェアプラットフォームを機能させるために、リアルタイムマルチタスクカーネル (TOPPERS/JSP、TOPPERS/ASP) およびネットワーク通信スタックの移植、CAN ドライバ、FPGA 用 MPU コア、PWM 回路 IP の開発およびそれらの開発環境構築を行った。これにより、プラットフォーム利用による開発の効率化、開発機器の高機能化、高信頼性化を図ることができるようになった。

さらに最終製品として、業務用プリンタおよび自動巻線機の試作品を製作し、ハードウェアプラットフォーム、ソフトウェアプラットフォームを組込んで動作実験を行った。製品化にはまだいくつかの段階を経なければならないが、基本的に必要な機能は満たしていることが確認できた。

最終的に画像処理 LCD 表示ボードおよび無線通信ボードの実用化開発ができなかったが、要素技術として普及に努めることとしたい。

参考文献

- 1)2008 年版組込みソフトウェア産業実態調査 報告書, 経済産業省,独立行政法人情報処理推進機構,2008/7
- 2)尾形直秀他: “組込み応用製品の高機能化・高信頼性化に関する研究”、平成 19 年度福島県ハイテクプラザ試験研究報告、pp.13-16、2008
- 3)高樋昌他: “組込み応用製品の高機能化・高信頼性化に関する研究”、平成 20 年度福島県ハイテクプラザ試験研究報告、pp.13-16、2009
- 4)TOPPERS プロジェクト,<http://www.toppers.jp>
- 5)TOPPERS プロジェクト/TINET, <http://toppers.jp/tinet.html>
- 6) PC/104Specification Version 2.5, PC/104 Embedded Consortium, <http://www.pc104.org>, 2003/10
- 7) CAN Specification Version 2.0,Robert Bosch GmbH, <http://www.semiconductors.bosch.de/pdf/can2spec.pdf>, 1991
- 8)自律分散プロトコル仕様書 R3.0 (ADS-net), F A オープン推進協議会,(財)製造科学技術センター,1999/9
- 9)日本アルテラ, <http://www.altera.co.jp>
- 10)組込み向け汎用 FAT ファイルシステムモジュール, http://elm-chan.org/fsw/ff/00index_j.html
- 11)自律分散プロトコル仕様書・利用説明書、福島県ハイテクプラザ、2009/3

高機能業務用プリンタの開発

株式会社アイ・イーエス

組込み応用製品の高機能化・高信頼性化に関する研究

－高機能業務用プリンタの開発－

Research on High Performance and High Reliability of the Embedded Computer Application Products

- Development of industrial high function printer -

株式会社 アイ・イーエス 後藤田憲夫 佐藤正一 蓬田隆志 玉川充男 土屋明
福島県ハイテクプラザ 高樋昌 浜尾和秀 鈴木剛 吉田英一 尾形直秀* 平山和弘

多品種少量生産の特定用途向け業務用プリンタは客先の仕様に合わせ各種組込み用マイクロコンピュータ基板のハードウェア設計、ソフトウェア開発を行っている。しかし、イーサネット、CAN等のネットワーク通信、多様な外部インターフェースへの対応など高機能化への要求は、都度、設計・開発では要望を満足することが困難になってきている。

本研究では2種類のプラットフォームを開発し、自社で最も使用頻度の高い32ビット・マイクロコンピュータ基板にハイテクプラザが移植を行ったオープンソース開発環境を利用し、MMCカードのデータによるプリンタ制御の研究を行った。

Key words: 組込み、イーサネット、CAN、MMC、SDカード

1. 緒言

現在、社内で製作している業務用プリンタのインターフェースは客先の要求に沿った多品種少量生産のため用途により異なる様々な仕様が存在する。

コントローラ部分は、客先仕様に応じ、マイクロコンピュータ、周辺機能デバイス等の電子部品を選定し、ハード設計を行い、アセンブラやC言語を使い分けソフト開発がなされている。

客先の要求仕様に合ったプリンタ・コントローラ部のハードおよびソフトを都度、設計・開発するため、ハード依存部分に関連する処理の応答速度や多重処理の要素が多く、割込みを駆使し周囲デバイスの性能限界を使いきると言った技術者の経験や技量に頼る部分が多く、共通要素の再利用等の努力は個人個人の努力にも関わらずその労力は報われにくい。

装置の機能を実現するため、基板間や上位コントローラの通信にRS-232Cと専用のPIOを用いているが、複雑なシステムではポートが増え基板間の制御方法も各々異なっているため、仕様変更、機能追加への柔軟な対応には、ハード設計、ソフト開発技術者の大きな負担を強いることが多くなっている。

また、プリンタと上位コントローラや周辺生産設備機器との接続も独自プロトコルのRS-232C通信からTCP/IPを利用したLAN(ローカルエリアネットワーク)通信への移行、生産現場におけるデータ交換方法として、MMC(マルチメディア・カード)、SDメモリカード、USBフラッシュメモリの利用、生産ラインに分散配置した複数のプリンタの相互接続による制御ソフトの複雑化等、通信手段やデータ交換方法の多様化

という客先のニーズも高まってきている。

保守、修理面では、基板の種類増加にともない使用デバイスの生産中止への対応や、開発した基板の在庫の問題など技術的側面以外に金銭面の負担も顕在化している。今日の経済情勢においては、これらの要求や問題に全て自社の技術で対応することは、時間、費用、人員の制限があるため非常に困難である。

これらの諸問題を解決する方法として、基板間インターフェースの増加および複雑化に関しては、CAN(Controller Area Network)やイーサネットを利用したLAN接続を利用し省配線と通信手順を標準化し通信データの品質を保証する手法がある。

共通する処理ソフトの部品化、再利用に関しては、国内の組込みOSではデファクトスタンダードと言えるITRON仕様であり、教育や普及に配慮されたオープンソースのリアルタイムマルチタスクOSであるTOPPERS/ASPを利用した。それにより、タスク化やモジュール化、データの流れを重視したオブジェクト指向によるソフトの作成、共通仕様のAPI利用によるソフト部品の共有化、標準OSの利用により熟練ソフト技術者の社員教育への負担軽減がなされ、産業用プリンタメーカーとして強みを発揮してきた、より高度で条件の厳しい仕様のプリンタソフト開発に熟練技術者が注力できると言ったことが考えられる。

部品の生産中止や在庫の問題、またプリンタヘッド部の高密度印字にともなうデータ転送等信号の高速化への対応については、書換え可能なデバイスFPGA(Field Programmable Gate Array)を利用しハードウェア記述言語VHDL(VHSIC Hardware Description Language)による部品のIP化(ハード

設計資産のソフト化)、処理の高速化が考えられる。

こういった情勢の下、本研究では、ハードウェアプラットフォームとして2種類のMPU基板を作成した。また、このうち、32ビット・マイクロコンピュータ基板(SH7286開発基板)のためにハイテックプラザが移植したソフト開発環境を利用し、SH7286開発基板のLAN部分動作確認テストおよび、SH7286開発基板とIES製プリンタ・コントロール基板を接続しMMCのデータでコントロールするアプリケーションソフトの作成を行い、マルチタスクアプリケーション開発手法の具体的作成方法の研究をした。

2. プラットフォームの作製

種々のインターフェースに対応するハードウェアプラットフォームとするため、以下のことを考慮した。

- 分散処理のため、CAN^{1) 2)}(Controller Area Network)インターフェースを持つこと。
- ネットワークに対応するためイーサネットコントローラを持つこと。
- 基板を積み重ねて、システムを構成できること。
- ソフトのデバッグにROMエミュレータが使用できること。

2. 1. 16ビットMPUベースの基板

2. 1. 1. MPU

MPUは制御系ネットワークとして上位互換のHCAN(Controller Area Network)インターフェースを有するルネサステクノロジ製H8S/2556グループ³⁾のMPUであるHD64F2556を使用することにした。

クロックは20MHz、モード6(内蔵ROM有効拡張モード)、内蔵フラッシュROM512kバイト、内蔵RAM16kバイトを含む16Mバイトアドレス空間で動作する。MPU内蔵IOにはシリアル、デジタル入出力、AD/DAポートなどがあり、これらの信号は外部バスコネクタに直接接続して入出力の選択も含め自由に利用できる構成とした。

2. 1. 2. イーサネットコントローラ

イーサネットコントローラは、TINETがサポートしている、REALTEK社のRTL8019AS⁴⁾を使用することにした。

2. 1. 3. ローカルバス

ローカルバスは、別途開発のFPGA基板が接続されることを考慮し、バス信号は3.3Vレベルとした。

段階みできる形態としてPC/104⁵⁾のコネクタを採用し、信号の配列も一部流用はしているが、制御信号はH8S MPUの相当する信号を使用しているため、タイミングおよび電圧レベルに互換性はなく、またH8S MPUがサポートしていない制御信号は省いた。

また、ローカルバス上で使用可能なエリアはCS4~

6を割り付けているが、H8S MPUの仕様上の制約により、ローカルバスに接続するデバイスを8bitバスで使用する場合D15~8が使用されるため、こちらをJ1/P1側に割り付けている。

従って16bitバスで使用する場合には通常のPC/104規格とデータバスの並びを入れ替える必要がある。

2. 1. 4. 外部メモリ

外部メモリは、バッテリーバックアップすることを考慮し、スタティックRAMから部品を選定した。

データバス幅は16ビットで大容量かつ、メモリ容量2Mバイトのルネサステクノロジ製R1LV1616R⁶⁾を使用することにした。

2. 1. 5. シリアルコネクタ

シリアル信号として、RS232Cレベル2チャンネルその他3チャンネルはMPUレベルの信号を直接コネクタに出すこととした。RS232Cレベルの1チャンネル(チャンネル0)はフラッシュROM書込み用ポートとしても使用する。

2. 1. 6. ハードウェアプラットフォーム

図1に完成したハードウェアプラットフォームを示す。TOPPERS/JSP⁷⁾の移植、アプリケーションの動作確認により、すべてのデバイスが機能することを確認した。




図1 完成したH8Sプラットフォーム

2. 2. 32ビットMPUベースの基板

設計製作する基板に搭載するマイクロコンピュータはデータ処理能力の高い32ビット製品を採用することとした。

2. 2. 1. MPU

データ処理能力の高い32ビット・マイクロコンピュータを搭載することを検討した結果、ルネサス社製SuperHファミリSH-2Aシリーズの中からMPUSH72867⁸⁾を選択することとした。CANコントローラ、USBコントローラが内蔵(ただしホスト機能なし)

されている。

2. 2. 2. イーサネットコントローラ

イーサネットコントローラは、H8S 実装基板に搭載した REALTEK 社の RTL8019AS より通信速度等、高性能なコントローラである ASIX 社の AX88796B⁹⁾を採用することにした。

2. 2. 3. ローカルバス

ローカルバスは、別途開発の FPGA 基板が接続されることを考慮し、バス信号は 3.3V レベルとした。段階みできる形態として PC/104 のコネクタを採用し、バス信号は、SH-2A シリーズのマイクロコンピュータの相当するバス信号をコネクタに出すこととした。

2. 2. 4. 外部メモリ

外部メモリは、大容量データの保存、加工を可能とするため、フラッシュ ROM、SRAM、SDRAM を実装することとした。データバス幅は 16 ビットとし、SRAM はバッテリーバックアップを考慮した。選定したデバイスを以下に示す。

A) フラッシュ ROM 容量 16M バイト

numonyx 社 “M29W128G”¹⁰⁾

B) SRAM 容量 4M バイト

ルネサス社 “R1WV3216R”¹¹⁾

C) SDRAM 容量 16M バイト

サムソン社 “K4S281632K”¹²⁾

2. 2. 5. シリアルインターフェース

シリアル信号は、RS-232C レベル信号 1 チャンネルをコネクタに出し、そのうち 1 チャンネルは MPU 内蔵フラッシュ ROM 書込み用ポートとしても使用可能とする。

2. 2. 6. 外部コネクタ

外部コネクタには MPU のパラレルポート、AD/DA ポートを外部コネクタに直接出して、インターフェース基板を追加することにより、必要な機能が得られる構成とする。

2. 2. 7. シリアルRTC(リアルタイムクロック)

時刻管理に必要なリアルタイムクロックは、MPU 内蔵周辺の I²C4 バスコントローラに接続できるリコー社 “R2025S”¹³⁾を選択した。

3. ハードテスト

SH7286 開発基板の LAN 部を、ハイテクプラザ提供の SH2A 開発環境を利用して確認を行った。

3. 1. LANハードウェア動作確認

ハード・チェックを終了した SH7286 開発基板と、回路図を図 2~4 に示す。

3. 2. テスト

ハイテクプラザ “SH2A 開発環境構築” 資料¹⁴⁾を用い TINET¹⁵⁾アプリケーションプログラム usrv4 を基

板に書込み、パソコン⇄基板間の UDP データ通信の確認を行った。接続は図 5 のとおりである。




図2 SH7286開発基板




図3 MPU部回路図




図4 LAN部回路図




図5 パソコン、基板の接続

IP アドレスは、パソコン側を 192.168.86.180 に、

基板側を 192.168.86.182 に設定した。

図 6 に、パソコンと基板の接続チェック確認画面を示す。




図 6 接続確認

図 7 にフリーソフトを使ったパソコン側 IP アドレスの設定を示す。(使用フリーソフトは、“ヴァルヘル IP コンフィグ”)




図 7 IP アドレス設定画面

パソコンと基板のケーブル配線を図 8 に示す。(右下のユニットはスイッチングハブ)




図 8 パソコン、基板の LAN 接続

フリーソフトを利用したパソコンからのデータ送信実験を図 9 に示す。

(使用フリーソフト”UDP コマンドエクスプローラ”)




図 9 パソコンより UDP 通信

図 9 に示す通り、パソコンから LAN 経由で UDP 送信されてきたデータを基板が受信し、受信データは、折り返し LAN 経由で返信されている。また、受信データは図 10 の様にシリアルポート経由でターミナルにも送信されている。




図 10 基板が受信したデータをターミナルに表示

UDP 通信によるデータ送受信の確認により、LAN 部のハードが正常に動作していることを実験により確認できた。

UDP ではデータ授受の信頼性が低いため、高速の特殊用途以外では、信頼性の高い TCP/IP を利用した通信の必要性を感じた。

4. プリンタ制御実験

以下に SH7286 開発基板と IES 製プリンタ・コントロール基板を接続し、MMC のデータによる制御実験の内容を記す。

4. 1. プリンタ

IES のプリンタを図 11 に示す。右側はラベルをセットした状態、右下はメンテナンス用タッチパネル表示器、左のカバー内部に熱転写リボン、サーマルヘッド機構、カッター機構がある。




図 11 ラベルプリンタ外観

図 12、13 は、カバーを外し、熱転写インクリボン、サーマルヘッド部分を見える様に撮影したところである。左側にはカッター機構があり、ラベルを印字する度にカッターを制御してラベルを切り離すことができる。




図 12 カバーを外して印字部を撮影




図 13 ラベル排出側撮影



図 14 プリンタ背面

図 14 はプリンタ背面写真で、内部にはプリンタ・コントロール基板、電源等がプリンタ機構部品とともに収納されている。図 15 に裏面内部を撮影した写真を示す。

ステッピングモータは、ラベルと熱転写リボンの送りを制御し、DC モータはラベルカッターを駆動する。




図 15 プリンタ裏面内部写真



図 16 プリンタ制御基板

図 16 に示すプリンタ制御基板には、マイクロコントローラ、ステッピングモータ駆動回路、DC モータ駆動回路、各種センサ入力インターフェース、サーマルヘッド制御回路等が実装されている。

プリンタは上位コンピュータ等から制御データ、印字データをシリアルポート経由で受信し印字することが可能になっている。

4. 2. 構成

平成 20 年度に開発した SH7286 開発基板の MMC インターフェースを用いて、MMC に予め書き込まれた、印字制御データファイルと印字データファイルをタッチパネルの操作により読み出し、プリンタ・コントローラへ送信、印字を実行するアプリケーションを TOPPERS/ASP 上のタスクとして作成し、デバッグと動作確認を行った。

図 17 に装置の構成を示す。




図 17 実験構成図

図 18 に、接続状態の写真を示す。




図 18 プリンタと基板の接続

実際の印字テストに先立ってプリンタ・コントローラ側の動作をパソコンのターミナルでシミュレーションしデバッグを行った。図 19～21 にシミュレーション、デバッグの様子を示す。




図 19 MMCカードコネクタ



図 22 タッチパネル初期画面



図 20 MMCカード挿入中の写真



図 23 プリンタ印字開始操作画面




図 21 シミュレーションテストの様子

図 22～33 にタッチパネルの「印字開始」押下により行われる、基板とパソコン（プリンタ・コントロール基板）間のデータ送受信の様子を示す。




図 24 状態問合せ (SH基板より)




図 25 正常応答 (パソコン) とイレース受信

4. 3. 印字テスト

プリンタと SH7286 開発基板を接続し、印字テストを行っている様子を図 34～36 に示す。

図 22～32 の操作を繰り返すことで実際の印字が行われる。



図 3 4 印字動作中




図 3 5 ラベルトレイを取り付けた様子



図 3 6 タッチパネルと印字ラベル

以上の様に、実際の印字の確認を行うことができた。今回は予算その他の関係で、従来のシリアルポートを使用したテストとなっているが、RTOS アプリケーション（タスク）として、シリアルポートや、ファイルシステムを操作し、MMC のデータによりプリンタ制御ができ応用面の基礎の習得につなげることができた。

4. 4. 基板の検討

平成 20 年度に試作した基板は、プリンタ制御回路を実装していないが、将来、基板を作成する際の参考にサイズの比較検討を以下に行う。



図 3 7 基板サイズ比較

図 37 において左側が現行のプリンタ・コントロール基板、右側が平成 20 年度共同研究で開発した SH7286 基板である。

SH7286 基板には LAN コントロール部、CAN コントロール部、USB スレーブ制御部があるが、プリンタ

に必要なセンサインターフェース、モータ駆動制御回路は持っていない。両基板の部品実装密度とパターン密度を比較すると、SH7286 基板に不足回路要素を加えて新規作成しても、コントロール基板サイズ以下のプリント基板の製作が可能と予想される。プリンタ基板の新規開発ができたわけではないが、サイズ比較のイメージとして、プリンタに平成 20 年度に開発した基板を格納した写真を図 38 に示す。




図 38 平成 20 年度開発基板を収納した写真
(注意：収納スペースを見るだけで、実施に動作する訳ではない。)




図 39 IES プリンタの制御基板（比較として）

5. 結言

今回の組込み製品開発プラットフォーム共同研究を通じて、RTOS のアプリケーション作成の基礎が確認でき、標準化された API の重要性を認識することができた。

共同研究他社の FPGA、LCD、無線 LAN 等のプラットフォームや基本ソフト、LAN、CAN などのミドルウェアがさらに充実し相互利用可能なオープンソースプラットフォームの形態が利用しやすくなれば、新規

開発時の開発費の軽減、プラットフォームを利用したソフト開発と、ハード設計の並行作業、標準化された API 仕様によるソフト品質向上等、技術者の負担軽減、技術者不足への対応が見込まれると感じた。

今後のプラットフォームの充実と普及が継続され、さらなる広がりを期待する。

参考文献

- 1) “CAN open Cabling and Connector Pin Assignment”, CiA DRP 303-1
- 2) 五十嵐資朗,佐藤正幸,玉城礼二：“CAN 入門講座”,電波新聞社,2007 年 1 月 31 日
- 3) “H8S/2556 グループ,H8S/2552 グループ,H8S/2500 グループ ハードウェアマニュアル”,ルネサステクノロジ,2007 年 9 月 11 日,<http://japan.renesas.com/>
- 4) “RTL8019AS データシート”,REALTEK Semiconductor Corp.,2005-08-26,<http://www.REALTEK.com.tw/>
- 5) “PC/104 Specification Version2.5”,PC/104Embedded Consortium, 2003 年 11 月
- 6) “R1LV1616R シリーズデータシート”,ルネサステクノロジ,2007 年 9 月 2 日,<http://japan.renesas.com/>
- 7) TOPPERS プロジェクト,<http://www.toppers.jp>
- 8) “SH7280 グループ ハードウェアマニュアル”,ルネサステクノロジ社,2007 年 12 月 25 日,<http://japan.renesas.com/>
- 9) “AX88796BLF/AX88796BLI” データシート ,ASIX Electronics Corporation,<http://www.asix.com.tw/>
- 10) “M29W128GL 128Mbit flash memory”,ニューモニクス社,<http://www.numonyx.com>
- 11) “R1WV3216R シリーズ” SRAM データシート,ルネサステクノロジ社,2007 年 9 月 11 日,<http://japan.renesas.com/>
- 12) “K4S281632K” SDRAM データシート,SAMSUNG ELECTRONICS,<http://www.samsung.com>
- 13) “R2045S/D” シリーズデータシート,リコー社,<http://www.ricoh.co.jp>
- 14) 福島県ハイテクプラザ,2009 年“SH2A 開発環境の構築”
- 15) TINET, <http://www.toppers.jp/TINET.html>

自動巻線機の開発

田中精機株式会社

組込み応用製品の高機能化・高信頼性化に関する研究

－自動巻線機の開発－

Research on High Performance and High Reliability of the Embedded Computer Application Products

－ Development of automatic winding machine －

田中精機株式会社 須藤勝広 藤原広征
福島県ハイテクプラザ 高樋昌 浜尾和秀 鈴木剛 吉田英一 尾形直秀* 平山和弘

高機能な自動化装置を短時間で容易に開発、製作するために必要である、大規模FPGAを搭載した制御用FPGA基板を開発し、組込み応用製品開発の効率化と制御基板の長寿命化を図った。FPGA基板を制御基板として使うことにより、ソフトウェアの共通化も同時に実現され、ハードウェア、ソフトウェア両面で安定した制御装置を構築できた。また、最終的な製品ターゲットとして、自社の自動巻線機の制御回路及びインバーター回路を本研究で開発したFPGA基板とインバーター基板に置き換え、製品寿命の長期化の可能性を検討した。

Key words: 組込み、FPGA、CAN、自動巻線機、

1. 緒言

近年、電子部品に関する配給状況をみると、製造中止によって部品供給がされなくなることが非常に多くなってきている。一方、自社製品のメンテナンスを考えると、部品が供給されなくなることによりメンテナンス性が著しく落ちてしまい、顧客の満足度を落としてしまう事例が多く発生している。今後新製品を開発する場合でも、製品寿命を考慮に入れた設計が必要になってくる。

本研究で採用しているFPGAは、1チップ内に必要な論理回路、制御回路を納めることができ、なおかつ開発期間を大幅に短縮することが期待できる。また、開発を自社内で行い、テストも可能であるため、外注部分を発生させずに済むメリットがある。したがって、製造コストをトータルで抑えることができる。仮に周辺部品が変更になった場合でも、FPGAに構築した回路側の変更をソフトウェア的に行うだけで済むので、単一のデバイスとしてとらえると高価ではあるが、製品寿命などを考慮に入れると決して高価とはいえない。

そこで本研究では、ネットワーク通信などの多機能、画像処理などの高負荷な処理、基板運用寿命の長期化を考慮した高速高機能FPGA基板の設計製作を行った。またこのFPGA基板に接続し周波数制御できるインバーター基板の設計製作を行った。

最終的に、現行の自動巻線機の制御部分を本研究で開発したFPGA基板およびインバーター基板に置き換え、デバッグ環境構築、基板動作確認を経て、現行製品と同様にインダクションモーター制御を行い、巻線機が動作をすることを確認した。

2. 開発基板について

2. 1. 従来の制御基板

従来の制御基板はMPUの他にメモリー周辺LSI及び専用LSI、DIP部品（基板を貫通させて使う電子部品：表面実装ではない部品）等を組み合わせ、目的の制御動作、機能を持たせている。

これらの基板を用いている場合、制御対象が変わればMPU基板のハードウェア及びソフトウェア、あるいは周辺基板の設計変更が少なからず必要となり、開発時間、工数が増大し、管理の負担が大きな問題となってくる。

また、近年DIP部品には生産中止や入手困難な部品が増加している。やむを得ず同機能の別部品を搭載するために基板の改版も多々発生している。

これらの問題を考慮し、基板あるいは部品の変更なしに機能変更に対応出来るFPGAを採用した制御基板の開発は、今後の製品開発において必須の技術となる。

2. 2. 新規開発FPGA基板

FPGAを採用することによって、ハードウェア的な変更をすること無しに、使用目的に合わせて制御回路を何度でも作り変えることが可能になる。このことは制御基板の運用寿命を飛躍的に長期化させ、さらに開発時間、設計コストの大幅な削減も期待できる。また将来、新たに使われ出すインタフェース、ネットワーク等にも最小限の変更で対応出来ると考えられる。

平成19年度はFPGA基板を作成、平成20年度はFPGA基板の動作確認、インバーター基板の設計製作が完了し、平成21年以降はFPGA基板にインバーター基板を接

続し、インダクションモーターの周波数制御を行うこととした。可能であれば、Nios II による MPU コアの組込みや Nios II 上で動作する TOPPERS/JSP の運用、MPU 基板との接続、ネットワークの運用を行いたいと考える。

2. 3. F P G A 基板概要

FPGA 基板全体の構成、概要（ブロック図）を図 1 に示す。




図 1 F P G A 基板のブロック図

FPGA には Cyclone III EP3C40F780C7 を採用し、大規模回路が組み込める容量を持たせた。これは、本研究で開発する基板がプラットフォームとして機能するためであり、機能が限定されればこまごまの容量の FPGA は必要ないことが多い。FPGA の動作クロックは 50MHz とした。

外部通信およびデバッグ用に Ethernet、RS-232C、CAN、JTAG を搭載した。近年、業務用機器でもネットワーク対応は当たり前になっており、顧客のニーズも多いことから Ethernet を導入した。RS-232C は従来から取り入れられている外部通信ポートであるため、本研究でも引き続き採用した。CAN は自動車などの内部ネットワークとして採用されることの多いデバイスだが、簡単な情報伝達に利用することも可能であり、今後業務用機器に採用されることも大いに考えられるため導入した。JTAG は FPGA デバッグ用に必須の通信ポートである。

また、本研究では Nios II の組込み、Nios II 上で動作する TOPPERS/JSP の運用を考慮し、256Mbit SDRAM、128Mbit FLASH メモリーも搭載した。プラットフォームとして機能させる場合、MPU コアを FPGA 上に実装する場合は考えられるため、本基板単体で機能できるように外部メモリーとして SDRAM、FLASH メモリーを搭載した。

さらに、MPU 基板など外部基板をスタックできるように PC104 コネクタを備えた。これにより、FPGA 内に MPU コアを実装しない場合、外部 MPU 搭載基板を、PC104 コネクタを介してスタックし、外部 MPU によって FPGA に実装する制御回路などのコントロールを行うことができる。一方、汎用入出力ポートとして 50 ピンのソケット型コネクタを用意した。また、簡単な入出力が確認できるように、汎用の入力ボタンと出力 LED を搭載した。

2. 4. F P G A 基板の作成

当初、PC104 基板サイズを想定したが、搭載部品数量が増えたことにより、サイズは 96mm × 200mm と大きくなってしまった。完成した FPGA 基板を図 2 に示す。




図 2 完成した F P G A 基板

2. 5. インバーター基板の概要

インバーター基板全体の写真を図 3、FPGA 基板と接続した写真を図 4 に示す。



図 3 インバーター基板



図4 FPGA基板とインバーター基板の接続

2. 6. 基板部品

FPGA基板に搭載した主な部品は以下のとおりである。

FPGA : ALTERA CycloneIII EP3C40F780C7N

シリアルコントローラ : Nios II 付属

(但し、トランシーバ(MAX232CSE)は外付け)

Ethernetコントローラ : Realtek RTL8019AS

CANコントローラ : PHILIPS SJA1000T

CANトランシーバ : MAXIM MAX3059ASA

RAM : DDR SDRAM 32Mbyte

ELPIDA EDD2516AETA-5B-E

16M×16bit、200MHz、2.5V

ROM : Flash 16MByte

INTEL PC28F128P30B85

8M×16bit、52MHz、1.7-3.6V

I/O : PC/104バス

インバーター基板に搭載した主な部品は以下のとおりである。

- ・IGBT、整流器、電解コンデンサー、OPアンプ、金属皮膜抵抗、フォトカプラ、チョークコイル、コネクタ等

表1にFPGA基板用部品の仕様を示す。また、表2にインバーター基板用部品の仕様を示す。

表1 FPGA基板用部品一覧(主要)

Type	Description	Manufacturer	Manufacturer Prt	Value
Connector	PCB to WIRE 3.96mm pitch connector, 2pin Socket	JST	B2P-VH	DC5V

Connector	PCB to WIRE 2.0mm pitch connector, 2pin Socket	JST	B2B-PH-K-S	CAN
Connector	PCB to WIRE 2.0mm pitch connector, 6pin Socket	JST	B6B-PH-K-S	RS232C
Connector	BOX Header, MA, ST, BLACK, DIP, 2*5 PIN, P2.54 mm, 18.8 mm	OMRON	XG4C-1031	JTAG
Connector	RJ-45 Ethernet connector	HIROSE	222-1462-5 50	Ethernet
Connector	PC104, DIP, 2X32	COMMCON	1185K-G64	64pin
Connector	PC104, DIP, 2X20	COMMCON	1185K-G40	40pin
Connector	PCB to PCB half pitch connector, 50pin Socket	OMRON	XH3B-5042-A	50pin
Crystal	CMOS Oscillator, 50MHz	ECS Inc	ECS-3953C-500-TR	50MHz
Crystal	CMOS Oscillator, 20MHz	ECS Inc	ECS-3953M-200-BN-TR	20MHZ
IC	Can Transceiver, 5V 1Mbps	MAXIM	MAX3059ASA	MAX3059
IC	Can Controller, 5V	PHILIPS	SJA1000T	SJA1000T
IC	NE2000 Compatible Ethernet Controller, 5V	REALTEK	RTL8019AS	RTL8019AS
IC	RS-232C Transceiver	MAXIM	MAX3232CSE	MAX3232CSE
LED	Surface mount LED, L3.0xW1.5xH1.5, VF=2.0V, Red	STANLEY	BR1101W	RX
Memory	93LC46B-1SN, Serial EEPROM, 64 x 16bit, 2.5V-5.5V	Microchip	93LC46	93LC46
Memory	8pin IC Socket, For MAC address EEPROM	OMRON	XR2A-0811-N	93LC46
Memory	DDR-SDRAM 16M x 16bit, 200MHz, 2.5V	ELPIDA	EDD2516AETA-5B-E	DDR 4Mx16x4
Memory	FLASH, 16M x 16bit, 52MHz, 1.7V-3.6V	Intel	PC28F128P30B85	FLASH 128Mbit
Memory	EPCS64, 1.7V-3.6V	ALTERA	EPCS64S116N	64Mbits
PLD	Cyclone III 3C40 780PIN	ALTERA	EP3C40F780C8N	EP3C40F780
Switch	4 Pin, L6*W6*T5 mm, P3.5*1.6 mm, 160g, RoHS	OMRON	B3SF-1000	TACT SW

表2 インバーター基板用部品(主要)

名称	材質(型番)	メーカー
インバーター基板回路図	**	**
トランジスタ	2SC2120-Y	東芝
(Ro)ダイオード	1S953-AZ	NEC
ツェナーダイオード	RD3.9E B	NEC
(Ro)リア IC	μ PC324C-A	NEC
LED 赤	PR5351K	スタンレー
(Ro)カー抵抗	CFS1/4CT52A512J	コーア
(Ro)カー抵抗	CFS1/4CT52A103J	コーア

(Ro)カー抵抗	RD25S 20KΩJ	東京電音
(Ro)カー抵抗	RD25S 1MΩJ	東京電音
(Ro)ダイオード	10DDA40	日本イター
(Ro)セラコンデンサ	RPE131F104Z50	ムサ
HCMOS	SN74HC74N	TI
HCMOS	SN74HC541N	TI
(Pb)レギュレータ	LM323K STEEL/NOPB	リニアテクノロジー
フォトカプラ	TLP250	東芝
電解コンデンサ(ﾀﾞｲﾅﾐｯｸ)	UVROJ101MDD 6.3V 100μF	ニチコン
(Ro)電解コンデンサ(ﾀﾞｲﾅﾐｯｸ)	URSOJ471MPD 6.3V 470μF	ニチコン
(Ro)電解コンデンサ(ﾀﾞｲﾅﾐｯｸ)	USR1C101MDD 16V 100μF	ニチコン
(Ro)電解コンデンサ(ﾀﾞｲﾅﾐｯｸ)	UVR1C222MHD 16V 2200μF	ニチコン
(Ro)電解コンデンサ(ﾀﾞｲﾅﾐｯｸ)	UVR1V153MRD 35V 15000μF	ニチコン
電解コンデンサ(ﾀﾞｲﾅﾐｯｸ)	LLS2E122MHLG	ニチコン
電解コンデンサ(ﾀﾞｲﾅﾐｯｸ)	LLS2W391MHLG	ニチコン
フィルムコンデンサ	ECQU2A332ML	松下
フィルムコンデンサ	250MMWA103KEF	ルビコン
整流器	S15VB20	新電元
整流器	S5VB20	新電元
トランジスタ	2SK1168	日立
フォトカプラ	TLP520GB	東芝
(Ro)カー抵抗	RD25S 10ΩJ	東京電音
(Ro)角形セメント抵抗 1	MS-20 0.15ΩJ	東京電音
(Ro)角形セメント抵抗	MS-10 47ΩK	東京電音
(Ro)角形セメント抵抗	MS-10 30KΩK	東京電音
金属被膜抵抗	RNS1/4J200ΩF	コーア
(Ro)金属被膜抵抗	RNS1/4J2KΩF	コーア
(Ro)金属被膜抵抗	RNS1J330KΩF	コーア
(Ro)端子台	ML-100CS 36P	SATO
チョークコイル	SN-10-500	トーキン
チョークコイル	SC-02-10GS	トーキン
リレー	AR321273, JC-1AF-DC24V	マツダ
tantalコンデンサ	DN1C100M1S	NEC
(Ro)電解コンデンサ(ﾀﾞｲﾅﾐｯｸ)	UVP1H220MPD 50V 22μF	ニチコン
フィルムコンデンサ	QXB2E102MTPT, (0.001μF)	ニチコン
(Ro)カー抵抗	RD1S 68KΩ	東京電音
(Ro)フィルムコンデンサ	QYX1H223JTP, 0.022μF	ニチコン
コネクタ	AJ-471	ホジゲン
ダイオード	DF10L60	新電元
整流器 ダイオード	S25VB60	新電元
IGBT モジュール	MP6752	東芝
(Ro)XH3 ハーフピッチコネクタ L 端子	XH3A-5042-A	オムロン

3. 自動コイル巻線機

3. 1. 巻線機の概要

自社の巻線機はスピンドルモーターでワークを回転

させ、ワイヤーガイドを装備したトラバース軸を同期させて動かす事によってコイル巻線を行う構造としている。

ユーザーが作成したプログラムに従ってスピンドルモーターが回転し、プログラム内で指定されたワイヤーピッチでトラバース軸が移動する。

線材の種類、用途などによって、図5に示すような卓上タイプからラインに組み込む大型のタイプまで様々な規模の巻線機が存在するが、本研究開発では、卓上タイプの小型単軸巻線機のモーター制御を高機能化する為に FPGA 基板を使用した。



図5 小型巻線機の例

3. 2. 現行制御基板

現行の巻線機は Z80MPU を用いてインバーター制御を行い、スピンドルモーターを駆動している。

現行制御基板での制御を図6に示す。




図6 制御ブロック図

Z80MPUは、コンソール基板より速度信号を受け取り、その速度に従ってインバーター制御のための三相交流波形を生成する。その生成ステップは以下の通りである。

- 速度信号

巻線機の命令解釈を行うコンソール基板より速度指令が送信される。

この速度信号は1Hzから127Hzまでとなっており、パラレルI/O信号としてインバーター基板に受け渡される。

- PWM回路

速度信号を受けたインバーター基板上のMPUがテーブルからPWM用の値を取得する。A、B、C各相のテーブルがあり、各テーブルは1024の要素を持つ。テーブル内の各要素は8ビットで構成されており、+127~-127の値を示す。

16進数で7Fの場合に中点である0Vの出力となっており、その値をPWMのカウンタ値として使用する。

IGBT素子を通してスイッチングする事によって図7のような波形を出力する。




図7 各相におけるPWM信号用波形

各相の波形はこのようになる。

相ごとに120度位相のずれた波形が出るようなテーブル値になっており、このテーブルから約1msecに一度PWM値を持って来てカウンタを更新する事で1Hzの波形が得られる。

この波形を相間電圧として描画したグラフを図8に示す。




図8 各相間電圧

図8の通り、綺麗なサイン波となるので、周波数

を変えて出力する事によってインダクションモーターの速度制御を可能としている。

指令速度が2Hzの時はテーブルから1個飛ばしに値を持って来れば2Hzになり、同様に3Hzの時は2個飛ばしに値を持ってくれば良い。

3. 3. 現行基板での問題点

現行基板を維持していくうえで、次のような問題が生じている。

- 生産中止部品

3.2. に示したような回路でインバーター制御を実現し、自動巻線機として市場に投入してきたが、Z80MPUもオリジナルの発表から30年以上が経過し、その周辺回路として供給されてきた8055、8054などのICも入手が難しくなっている。互換部品の入手でしのいできたものの、近年互換部品を含め一層入手が困難である。現在在庫として保有している部品が最終となるものもある。

- 性能向上の難しさ

この先の商品展開を考えた場合に、さらなる高機能化、高速化は避けられない課題であり、それに対応するには現状の機器構成では無理と判断せざるを得ない状況である。特に現状では基板すべてをディスクリットで構成しているため、パーツ交換によって高機能化、高速化は不可能である。高機能化、高速化を達成するには基板の再設計が必要になるが、開発工数やパーツの入手性を含めた寿命などを考慮する必要があるため、コスト的に現実的ではない。

そこで基板構成の大部分をFPGAに置き換えておけば、今後の部品入手、機能強化においてのアドバンテージを得られると判断し、インバーター制御部分をFPGA内に組み込む事を試みた。

3. 4. FPGA基板のメリット

FPGA基板を導入することによるメリットは次のようなものが考えられる。

- 部品点数の削減

同等の機能を実現する為に必要な部品数が大幅に少なくなる。現在MPU、メモリー、ROM、CTC、PIOといった周辺ICなどを必要としている部分を全てFPGAデバイス一つに納める事が可能になる。現在、ロジックICとそれを機能させるための抵抗やコンデンサなどのアナログデバイスでほとんどの制御部分が構成されている。この部分をFPGA化できれば、スケールメリットが得られると考える。ただし、FPGAは単体のデバイスとしてはやはり高価であるため、十分吟味して最適なデバイスを選択する必要がある。

- 生産中止部品への対応

FPGA 自体も生産中止になる事が考えられるが、ロジック数の違うモデルなどへの置き換えなどで基板そのものの変更をする必要がなく、代替部品への置き換えができると考えられる。また、当然のことながら周辺部品の生産中止への対策に腐心する必要がなくなるため、全体としてコストメリットがあると考えられる。さらに、設計変更などの大幅な作業が必要なくなる。

- 高機能化

内部のロジック数に余裕のある FPGA であれば、FPGA 内部に後から回路を追加する事が出来るのでアップデートが比較的容易に可能である。ハードウェア的に機能の追加が不可能な場合は、あらかじめ FPGA の I/O ピンを外部コネクタなどに割り振っておけば容易に機能追加できる。

- 高速化

FPGA はロジック回路であるため、同時処理が基本的動作となる。したがって、MPU のようにプログラムを増やせば増やすほど処理速度に影響を及ぼす事がない為に高速化しやすい。

- 回路の簡略化

FPGA 内部に電気回路を組むために基板パターンそのものは非常にシンプルな構成になる。また、基板完成後も FPGA 内部の回路の書き換えがソフトウェア的に出来るので、仮にバグがあった場合の対応も容易になる。

4. FPGA 基板でのインバーター制御

本研究開発では、制御回路として 3.2. に示した PWM 回路を FPGA 基板へ実装する。現行制御回路から 7 ビットの速度指令値を受け、FPGA 基板上に実装した PWM 回路によりモーター回転信号を生成することを想定した。PWM 回路を構成する各ブロックを以下のように構築した。なお、構築には Altera 社 Quartus II Ver8.0(後半は Ver9.0)を用いた。以下に制御回路の主なブロックを示す。

- Decoder ブロック




図9 デコーダーブロック図

図 9 にデコーダーブロックを示す。このブロックは与えられた速度指令からテーブルのインデックスカウンターの加算分を取得するブロックである。

0 から 1023 までカウントアップするカウンター(10 ビットカウンター)であり、速度指令が 1 なら 1msec に 1 回 1 ずつ出力する値を増やし、速度指令が 2 なら 1msec に 2 ずつ出力値を増やしていく。

同時に速度指令が全て 1 (FF) だった場合にブレーキ信号とし、全て 0 (00) だった場合にモーターフリー信号とするが、いずれもここで生成する。

- Add_count ブロック




図10 カウンターブロック図

図 10 にカウンターブロックを示す。これは、add_fact に入力された加算値を内部のカウンターに加算して出力するブロックである。カウンターの取得値は 0~1023 の 10 ビットデータとなる。

ここから出力される値が各相の PWM テーブルから取り出す時のインデックス値となる。

- phaseA_V8、multiplier ブロック




図11 各相ごとのPWMブロック、ゲイン乗算ブロック

図 11 に各相ごとの PWM ブロック及びゲイン乗算ブロックを示す。各相ごとの PWM ブロックでは、指定されたインデックス値に応じた PWM 値をテーブルから取り出す。なお、このブロックは A、B、C 各相ごとに用意した。PWM 値を格納したテーブルも各相ごとに用意した。ロジック数を考慮するのであればテーブルは一つとし、各相ごとに 120 度ずれた値を読みだす方法がよいが、各相ごとにそれぞれ用意したほうがデバッグなどの場合に見通しが良くなるため、若干冗長ではあるがこの方法をとった。

また、ゲイン乗算ブロックでは、インデックス値をゲインに応じて調整する。本自動巻線機において、低速でモーターを回す場合、ゲインを低くして電流を流す時間を少なくする必要がある。ゲインが高いままモーターを回すと、電流が大きくなるためモーターが過熱し製品寿命を劇的に下げる。したがって、その対策に用いる。

● out_latch ブロック




図 12 データラッチブロック

図 12 にデータラッチブロックを示す。このブロックでは、PWM 値を保持して後段のコンパレータブロックへ出力する。

● comparator ブロック




図 13 コンパレータブロック

図 13 にコンパレータブロックを示す。このブロックでは、コンパレータを使用して IGBT 素子への出力を ON・OFF し、実際のモーター駆動を実現する。インデックス値との比較で決まった PWM 信号により、電流値が設定されることになる。

● clk_tmng ブロック

ブロック図には示していないが、PWM 回路全体の同期をとるクロックブロックを設けている。システムから供給されたクロックを分周し、必要なクロックを提供する。本研究開発では、50MHz のシステムクロックを内蔵 PLL により分周し、3.84MHz の基準周波数を提供した。基準周波数を 3,840 回計測すると正確に 1 秒のタイミングを作ることが可能である。

5. 自動巻線機の開発

平成 19 年度の成果物である FPGA 基板と、平成 20 年度の成果物であるインバータ基板を使用したモーター制御装置を、現行の制御基板と置き換え、同等の動作をする自動巻線機の開発を試みた。

5. 1. 現行基板と開発基板の比較

図 14 に現行のモーター制御基板とインバータ基板を示す。図上側がインバータ基板（一部制御部分を含む）、図下側がモーター制御基板である。制御基板では Z80MPU を使用している。使用時は 2 段に重ねて自動巻線機に配置する。



図 14 現行の制御基板、インバータ基板

図 15 に開発したモーター制御基板（FPGA 基板）とインバータ基板を示す。図左上側がインバータ基板、図右下側がモーター制御基板である。使用時は図のようにコネクタで接続して自動巻線機に配置する。



図 15 開発した制御基板、インバータ基板

図 16 に現行基板と開発した基板の比較を示す。現行基板に比べ、開発した基板が非常にコンパクトになっていることが分かる。制御基板に FPGA を用いているため小さくなっているが、本研究ではプラットフォームとしての位置付けもあるため制御基板としては大きくなっている。したがって、製品として市場に投入する場合は、より小さなデバイスを選択し、不必要な部品を搭載しないためより小型化が図れる。



図 16 現行基板と開発基板の比較

5. 2. 自動巻線機の製作

自動巻線機のモーターの駆動実験を行う為に自社製品である AX4 卓上巻線機に基板を実装した。

図 17、18 に開発した自動巻線機を示す。本装置では、現行基板と開発基板を併設した状態で実験を行った。これは、開発資金不足により FPGA デバイスに MPU を搭載する、あるいは外部バスに MPU 基板を接続するという形態での制御ができなかったためである。今回は、4. で示した通り現行基板の MPU をそのまま流用し、速度指令値を供給してもらう方式とした。現行基板から供給された速度指令値により、モーター制御基板に組込んだ PWM 回路を動作させ、モーターを駆動するようになる。

また、一部のその他の制御を行うために、現行のインバーター基板も併設している。ただし、インバーター部分は機能していない。



図 17 現行基板と開発基板併設実験（本体後方より）



図 18 現行基板と開発基板併設実験（スピンドル、トラバース側より）

回転数を設定し、制御基板を現行基板及び開発基板として制御実験を行った。実験の様子を図 19、20 に示す。また、得られた結果を表 3 に示す。



図 19 制御実験時の表示パネル




図 2 0 制御実験時のスピンドル、トラバース

表 3 各基板での回転数

設定回転数(RPM)	現行基板	開発基板
50	46	49
100	97	99
300	296	309
500	498	519
1000	1010	1051
1200	1211	1261

現行基板と開発基板を比較してみると、設定回転数に対する差異は若干現行基板のほうが少なかった。アナログ回路周辺は現行基板に対してチューニングされているため、現行基板のほうが追従していると考えられる。また、設定値に対して計測値が大きめの値を示すのは、従来基板では回路構成上 1sec=1024msec として計測しており、回転数の表示を 1024msec に合わせているためである。開発基板では 1sec=1000msec に設定したため大きく表示されてしまう。表示プログラムを変更することにより訂正可能である。しかしながら、実用上あまり差異はない範囲であるため、おおむね良い結果を得ているといえる。

また、感覚的な問題であるが、スピンドルのスピンアップ、スピンドダウンが開発基板においては非常に滑らかになった。特に低速回転時にはその違いは顕著である。

5. 3. F P G A 基板化によるメリット

現行の基板を F P G A 化し、インバーター基板を分離した状態として、現行の基板と開発基板の比較を行った。表 4~9 に比較表を示す。

表 4 現行基板における制御部

コンソール基板 (上基板)	
部品点数	基板面積
1 3 2	3 5 0 c m ²

表 5 現行基板におけるインバーター部

インバーター基板 (下基板)	
部品点数	基板面積
2 6 8	6 6 0 c m ²

表 6 現行基板の合計

合計	
部品点数	基板面積
4 0 0	1 0 1 0 c m ²

表 7 開発基板における制御部

F P G A 基板	
部品点数	基板面積
2 7 0	1 9 0 c m ²

表 8 開発基板におけるインバーター部

インバーター基板	
部品点数	基板面積
1 7 0	4 1 8 c m ²

表 9 開発基板の合計

合計	
部品点数	基板面積
4 4 0	6 0 8 c m ²

開発基板の部品点数は、現行基板に比較して 40 点ほど増えているが、これは高速部品を使用した為にバイパスコンデンサが増加 (FPGA 基板だけで 78 点使用) したためと、機能強化 (高機能化) された部分の専用 IC 増加分と考えれば妥当である。

機能強化内容

- Ethernet
- CAN
- RS232C 2ch
- 16Mbytes フラッシュメモリ
- 32Mbytes DDR2SDRAM

一番のメリットは Z80MPU 周辺 IC が一つも使われていない事であり、これにより生産中止部品に悩まされる事が少なくなる事は間違いない。

コスト面から見ると、特筆すべきは基板面積の減少で、1,010 c m² から 608 c m² と 40% も減少している。これだけ機能的に強化したにもかかわらず、基板面積をここまで減らせたのは FPGA によるところが大きいといえる。

現行基板の場合は、本体筐体に納めるために基板を2枚重ねとしていたのに対して、FPGAを用いた方の基板ではワンボード化が可能である。コストダウンに貢献すると共に2枚の基板を接続する必要がなくなるのは、振動の多い自動巻線機においては非常に大きいメリットである。

商品化する際にはワンボード化した上でさらに小型の基板にする事も検討したい。

6. 結言

今回、この基板に搭載した部品はほとんどがこれまで取り扱ったことの無い未経験の部品であった。しかしながら、プラットホームとしての機能を満たし、他MPU基板との整合性も図ることができたため、自社内で様々な開発を行ったり、他共同研究機関が利用するのに有効な基板が開発できた。

今後の製品への展開を考えると、今回の実験でFPGAを用いたインバーター制御の実証が出来たので、製品にFPGAを組み込む障害が無くなった。

さらに、FPGAの性能の高さが今回の実験によって立証されたので、サーボ制御部分も内部に組み込んでしまい、小型巻線機はこの基板1つで全ての制御を行うように出来るのではないかと思われる。これにより商品展開が非常に効率良く行えるという展望が立った。

また、サーボ制御の為にPID制御をどのようにFPGAに組み込むかの実験を経て、次期小型巻線機に本研究で開発した基板を載せて行きたい。

参考文献

- 1) PC/104Specification Version 2.5, PC/104 Embedded Consortium,
<http://www.pc104.org>, 2003/10
- 2) 改訂 VHDLによるハードウェア設計入門, 長谷川 裕恭, CQ出版 株式会社,
2004/04
- 3) 実用HDLサンプル記述集, 鳥海 佳孝/田原 迫 仁治/
横溝 憲治, CQ出版 株式会社,
2002/03
- 4) VHDLで学ぶデジタル回路設計, 吉田 たけお/
尾知 博, CQ出版 株式会
社, 2002/04
- 5) C言語によるモーター制御入門講座, 高橋 久, 株
式会社 電波新聞社, 2007/10

無線通信応用組み込み装置の開発

株式会社 GClue

2. 2 Bluetooth モジュール

Bluetooth モジュールには、Amp'edRF 社の BT-22A を採用した。BT-22A を採用した理由として、SPP が標準でモジュールに搭載されている点と、FCC 認証と Bluetooth 認証を取得済みの Bluetooth モジュールである点と、Bluetooth のバージョンが 2.0 である点などが挙げられる。仕様を表 1 に示す。

表 1 Amp' ed 社 BT-22A 仕様

機種	BT-22A
BT バージョン	V2.0 仕様準拠
周波数	2.4GHz
帯域幅	1 MHz, 79 チャンネル
周波数回避	1600 hops/sec
RF 出力	-6dBm to +4dBm
CPU	ST-Micro 社製高速 ARM7 プロセッサ 搭載 50MHz
メモリー	256K Flash, 64K RAM
クラス	Class2
通信距離	最大 30m
転送レート	最大 2Mbps マルチポイント対応
GPIO I/O	4 本 (1x12 ビット A/D 入力)
シリアル	UART 最大 921Kbps, SPI, I2C
電源	2.8Vdc~3.3Vdc
動作温度	-20°C ~ +80°C
動作湿度	95%, RH
基板寸法	13.1 mm x 11.6mm
アンテナ	アンテナ無し
セキュリティ	128 ビット暗号化

2. 3 ZigBee モジュール

ZigBee モジュールには、XBee 社の XBee/XBee-Pro を採用した。XBee/XBee-Pro を採用した理由として、FCC 認証を取得済みである点、国内でも多数の採用実績がある点が挙げられる。仕様を表 2 に示す。

表 2 XBee/XBee-Pro 仕様

機種	XBee/XBee-Pro
周波数	2.4GHz-2.4835GHz
屋内到達距離	30m
屋外到達距離	90m
チャンネル数	XBee 16 チャンネル XBee-Pro 12 チャンネル
RF 転送レート	250kbps
データ転送レート	115.2kb
電源	2.8Vdc~3.3Vdc
動作温度	-20°C ~ +80°C

2. 4 電源

電源は、マイコンボードと RS-232C アダプター経由で接続する場合は、5V 以上の電源電圧を AC アダプターから供給する実装にした。また、マイコンボードに装着時には、マイコンボードから電源が供給できるように実装した。作成した ZigBee 基板を図 4 に、Bluetooth 基板を図 5 に示す。

電源を、AC アダプター経由で供給するか、マイコンボードから供給するかの設定は、ジャンパーピンの JP5 で設定するようにした。設定値を表 3、表 4 に示す。




図 4 作成した ZigBee 基板

表 3 ZigBee 基板 JP5

PIN	ON	OFF
JP5	AC アダプター	マイコンボード




図 5 作成した Bluetooth 基板

表 4 Bluetooth 基板 JP5

PIN	ON	OFF
JP5	AC アダプター	マイコンボード

2. 5 シリアル通信

ZigBee 基板とマイコンボードとの間のシリアル信号として、RS232C 経由での通信と、基板下の16PIN 経由での通信が可能にした。コネクタのピン配置を表 5、6 に示す。

表 5 ZigBee 基板 CN7
RS232C 経由での通信

PIN	信号
01	
02	RXDO
03	TXDO
04	DTR
05	GND
06	DSR
07	RTS
08	CTS
09	

表 6 ZigBee 基板 CN4
裏付 16PIN 経由での通信

PIN	信号
01	3.3V
02	3.3V
03	
04	
05	TXD1
06	TXD2
07	RDX1
08	RDX2
09	GND
10	GND
11	TXD3
12	TXD4
13	RXD3
14	RXD4
15	GND
16	GND

Bluetooth 基板とマイコンボードとの間のシリアル信号として、RS232C 経由での通信と、基板下の16PIN 経由での通信が可能にした。コネクタのピン配置を表 7、8 に示す。

表 7 Bluetooth 基板 CN7
RS232C 経由での通信

PIN	信号
01	
02	RXDO
03	TXDO
04	DTR
05	GND
06	DSR
07	RTS
08	CTS
09	

表 8 Bluetooth 基板 CN4
裏付 16PIN 経由での通信

PIN	信号
01	3.3V
02	3.3V
03	
04	
05	TXD1
06	TXD2
07	RDX1
08	RDX2
09	GND
10	GND
11	TXD3
12	TXD4
13	RXD3
14	RXD4
15	GND
16	GND

2. 6 装着

Bluetooth 基板のマイコンボードへの装着は、RS232C の場合はマイコンボードへは装着せず、外部に取り外しできるように設計した。装着した状態を図 6 に示す。




図 6 Bluetooth 基板 RS232C 接続時

一方で、Bluetooth 基板をマイコンボードへ装着する場合は、裏付の 16PIN をマイコンボードに差込み、装着できるような設計にした。装着した状態を図 7 に示す。




図 7 Bluetooth 基板 取付時

ZigBee 基板のマイコンボードへの装着は、RS232C の場合はマイコンボードへは装着せず、外部に取り外しできるように設計した。装着した状態を図 8 に示す。




図 8 ZigBee 基板 RS232C 接続時

一方で、ZigBee 基板をマイコンボードへ装着する場合は、裏付の 16PIN をマイコンボードに差込み、装着できるような設計にした。装着した状態を図 9 に示す。




図 9 ZigBee 基板 取付時

Bluetooth 基板を RS232C で接続するか、基板表面へ装着するかの設定は、JP1-JP4 のジャンパーピンの設定で行うように設計した。設定値を表 9 に示す。

表 9 Bluetooth 基板のジャンパーピン設定

	JP1	JP2	JP3	JP4
RS232C	ON	ON	ON	ON
装着	OFF	OFF	OFF	OFF

ZigBee 基板を RS232C で接続するか、基板表面へ装着するかの設定は、JP1-JP4 のジャンパーピンの設定で行うように設計した。設定値を表 10 に示す。

表 10 ZigBee 基板のジャンパーピン設定

	JP1	JP2	JP3	JP4
RS232C	ON	ON	ON	ON
装着	OFF	OFF	OFF	OFF

2. 7 XBee の設定

XBee モジュールの設定は、X-CTU というツールで行う。ZigBee 基板と Windows マシンを RS232C 通信で接続し、X-CTU で XBee の各種設定を行うことが可能である。設定作業を図 10 に示す。




図 10 X-CTU 画面イメージ

X-CTU では、XBee のクライアント側とエンドデバイス側の設定をそれぞれ行う。また、デバイスの対応付けであるペアリング設定も X-CTU を用いて行う。

3. TOPPERS/JSP 上での動作

TOPPERS/JSP OS 上で、マイコンボードと ZigBee 基板・Bluetooth 基板間をシリアル通信を使って接続し、設定の調整や通信を行えるようにした。

Bluetooth 関連の API としては、Bluetooth の設定を行うための setBluetooth メソッド、Bluetooth の接続と切断を行う openConnect メソッド、closeConnect メソッド、またデータの送信と受信を行う sendData メソッド、receiveData メソッドの開発を行った。

Bluetooth の API を表 11 に示す。

表 11 開発した Bluetooth の API

Bluetooth 関連の API
setBluetooth()
openConnect()
closeConnect();
sendData()
receiveData()

ZigBee 関連の API としては、ZigBee の設定を行うための setZigbee メソッド、ZigBee の接続と切断を行う openConnect メソッド、closeConnect メソッド、またデータの送信と受信を行う sendData メソッド、receiveData メソッドの開発を行った。

ZigBee の API を表 12 に示す。

表 12 開発した ZigBee の API

ZigBee 関連の API
setZigbee()
openConnect()
closeConnect()
sendData()
receiveData()

4. 結言

今回、ZigBee 基板、Bluetooth 基板の設計・開発を行った。ZigBee、Bluetooth とともに FCC 認証のモジュールを採用した。

また、作成した ZigBee 基板と Bluetooth 基板に対応した TOPPERS/JSP の API を開発した。開発した API により、PC とマイコンボード間、マイコンボードとマイコンボード間での ZigBee 通信、Bluetooth 通信が可能になった。

本研究開発による H8 マイコンボード間の無線通信が可能になり、Bluetooth、ZigBee 搭載のセンサーとの通信も可能になった。工場内における無線通信をベースとして、データ収集や機械間の協調連携などを実現できる仕組みを構築できた。

参考文献

- 1) XBEE
<http://www.digi-intl.co.jp/digi/wireless/zigbee-mesh/xbee-zb-module.html>
- 2) X-CTU
<http://www.digi.com/support/kbase/kbaseresultdet1.jsp?kb=125>
- 3) BT-22A
http://ampedrf.com/documents/BT-22A_Datasheet.pdf
- 4) TOPPERS プロジェクト
<http://www.toppers.jp>
- 5) TINET
<http://www.toppers.jp/TINET.htm>

画像応用組み込み装置の開発

有限会社フロンティア・オンライン

組み込み応用製品の高機能化・高信頼性に関する研究

－画像応用組み込み装置の開発－

Research on High Performance and High Reliability of the Embedded Computer Application Products

- Development of imaging device -

有限会社フロンティア・オンライン 酒井克裕 渡辺俊枝 江花光広
福島県ハイテクプラザ 高樋昌 浜尾和秀 鈴木剛 吉田英一 尾形直秀* 平山和弘

平成 19 年度に調査した入出力インターフェースをもとに画像表示用のディスプレイを選定し、画像データを入出力するためのソケットを有する拡張ボードを開発した。また、開発した拡張ボードを用いて、SD カードからの画像入出力、画像表示、携帯機器に適した小規模メモリでの展開を可能にするアルゴリズムを検討した。

Key words: 組み込み、LCD、Exif 規格、MMC、SD カード

1. 緒言

デジカメ画像には、Exif 規格による JPEG 画像及び RAW データが存在し、現在では数百万画素以上を有する特大のイメージファイル、一般的には 1MB から十数 MB サイズとなっている。このようなデジカメ画像を実際に展開するには、相当量の MPU 及びメモリスペックが必要となっており、現時点で実用に耐えるプレビュー性能を發揮できるのは、高性能かつ電力消費の大きなパソコンが利用されている。

そこで、本研究では現在の省電力 MPU 或いはモバイルデバイスであっても実用に耐える高速性能をもった Viewer エンジンを開発する事を目標とした。画像処理アルゴリズムをハードウェアで実装することにより、消費電力の点でも MPU によるソフトウェア処理よりも特化されたハードウェアのほうが低消費電力になる。

2. 設計仕様

2. 1. 設計仕様

設計仕様は以下の内容とした。

(1) インターフェース

- ・SD カードソケットについては MMC とする。またインターフェースは 7 ピン、シリアルとする。
- ・アルテラ評価用ボードの接続として HSMC コネクタを実装する。
- ・田中精機株式会社の FPGA ボードとの接続として PC104 コネクタを実装する。(ベースボード)
- ・選定する LCD の接続コネクタを実装する。

(2) LCD

- ・RGB Digital Interface、480*640 ピクセル程度
- ・3.3V、30 ピン以内

2. 2. 周辺回路

(1) 概要図

仕様を検討した結果、図 1 を基本に構成することにしたが、ベースボードの確認作業の延長があり、その期間代用としてアルテラ評価ボードで構築するという変更に対応することにした。




図 1 概要図

(2) SD カードソケットの使用ピン (4 ピン)




図 2 SD メモリカードのピン配置図

MMC と互換のある 7 ピンは 1 から 7 番のピンになる。図 2 にピン配置を示す。

表 1 SPI モード時

ピン番号	名称	説明
ピン 1	CS	Chip Select
ピン 2	DataIn	Data Input
ピン 3	Vss	Vss

ピン 4	Vdd	Vdd
ピン 5	CLK	Clock
ピン 6	Vss	Vss
ピン 7	DataOut	Data Output
ピン 8	-	-
ピン 9	-	-

表 2 に SD カードの規格の比較を示す。

表 2 SD 規格の比較

SD 規格比較	SD	miniSD	microSD
幅	24mm	20mm	11mm
長さ	32mm	21.5mm	15mm
厚さ	2.1mm	1.4mm	1.0mm
体積	1,596mm ³	589mm ³	165mm ³
重量	約 2g	約 1g	約 0.4g
動作電圧	2.7 - 3.6V	2.7 - 3.6V	2.7 - 3.6V
誤消去防止スイッチ	あり	なし[1]	なし[1]
端子ガード突起	あり	なし	なし
端子数	9 ピン	11 ピン	8 ピン

(3) HSMC コネクタの使用ピン (24 ピン)



写真 1 HSMC コネクタ

写真 1 にアルテラ評価用ボードの接続 HSMC コネクタを示す。あまり一般的な部品でない為、入手も非常に困難であり価格も高価であった。

(4) 田中精機株式会社の FPGA ボード接続の使用ピン (40 ピン : GP10 コネクタ)

使用ピンが確定したため、部品を作成し、回路図に配置する。回路図を図 3 に示す。回路図を新規に作成するため部品テンプレートが無い状態から開始した。部品ライブラリにあるテンプレート使用すると上書きになってしまい、新規に作成するほうが手間が少ない。




図 3 回路図

回路図を作成する際、ツールとしてフリーツール「水魚堂」の Bsch3 を使用していたが、回路図の複数枚対応をしていないのと、部品作成は別画面で手間がかかるため、途中 D2CAD ツールに変更した。Bsch3 についてはバージョンアップも定期的であり、コンパクトな回路図の場合は適している。ツールを選択する際、部品作成が簡単に出来ること、複数枚の回路図に対応している事、ネットリストが出力出来ることがポイントになる。その主な特徴を参考として下に記す。

- 1.MDI インターフェースによる複数図面の管理、A4、A3、A2 縦横 6 種類に対応、印刷プレビューあり。
- 2.クリップボードへテキスト転送(外部エディタで、細かいところを一括編集)、ビットマップ、メタファイル転送。
- 3.入力はワイヤ、バス、ライン、部品、文字(日本語対応)、ジャンクション等。
- 4.メニューやツールバーを使用しなくてもマウス操作だけでズーム機能が可能。
- 5.画面の境界でむやみにパンしない、マニュアルパン機能で作業画面を有効活用、オートパンもあり。
- 6.図枠のカスタマイズや切替え、図面に埋め込んで保存が可能。
- 7.信号名やピン名、ピン番号を文字式で書けるので複数のワイヤやピンを一括編集可能。
- 8.+キーで部品番号や信号名などの番号の増減が可能。
- 9.部品は図面を描きながらその場で作成、登録が可能(部品作成のために画面を切替える必要が無い。)
- 10.部品を図面の中で編集できるので、ピンの位置(長さ、属性)の変更が可能。
- 11.部品は回路図の中で独立しているので部品を変更しても他の図面に影響が無い。
- 12.ピン 1 本毎に表示の切替え可能、もちろんピン名ピン番号の表示も切替え可能。
- 13.全ての文字原点の設定が可能なので文字列の長さが変わっても位置を維持するような設定が可能。
- 14.検索&ジャンプが可能。
- 15.図面のチェック機能、部品番号の重複やピン番号の重複のチェックが可能。
- 16.使用総ピン数(参考値)や使用ネット数がレポートファイルに出力でき基板設計の見積りに利用可能。
- 17.部品番号の自動割付、番号リセット機能、部品番号は図面の左上から順に割付け。
- 18.ネットリスト出力可能、入力、電源ピンのオープンなど DRC (デザインルールチェック) 付き。
- 19.信号名がどの図面ファイルへいつているかチェック&ジャンプ可能。

- 20.カスタマイズ可能なHTML形式のレポートファイルから図面へのTAGジャンプ機能。
- 21.PDF直接変換機能で回路図を直接メール送信、Web上での回路公開可能。
- 22.CSVによる単純部品表出力で部品表のカスタム作成が容易（エクセルの部品表変換マクロ例を参照）
- 23.自動バックアップ機能（バックアップ専用ディレクトリ設定可能）
- 24.ファイルを開いた時点まで戻る事が可能(UNDO、REDO機能)

回路図の作成後、ネットリストを出力し、電氣的に正しく接続されているかを確認する。結線の確認、信号の向きなどは重要である。ネットリスト内の接続ピン合計と配線合計は注意する。線を引いただけでは、接続ピンにカウントされない。

2. 3. 使用部品の選定

電子部品はその種類、使い方によどのようなポイントがあるのかを考慮しながら選択をする。電子部品を大別すると3種類に分けられる。

- ①能動部品・・・入力と出力を持ち、電気を加えることで、入力と出力に一定の関係を持つ素子を能動素子と呼ぶ。この能動素子単体または組み合わせた部品を能動部品という。トランジスタ、IC、ダイオード、オペアンプなど。
- ②受動部品・・・自身では機能しないが、能動部品と組み合わせることで機能する部品。抵抗、コイル、コンデンサなど。
- ③補助部品・・・素子を接続したり固定したりするための部品。リレー、コネクタ、基板、端子、スイッチ、線材など。

(1) 使用部品選定

・LCD 接続コネクタ

定格電流・・・0.5A 使用温度範囲・・・-45～125℃
 保存温度範囲・・・-10～60℃ 定格電圧・・・AC150V
 使用湿度範囲・・・40～80% 保存湿度範囲・・・40～70%

・電源入力

民生用電子機器内の信号回路から、電源回路、出力回路までの広範囲な接続が可能な高信頼性のプリント基板用小型大容量コネクタ。

定格電流・・・10A AC・DC 定格電圧・・・250V AC・DC
 使用温度範囲・・・-25℃～85℃ 接触抵抗・・・初期/10mΩ 以下 環境試験後/20mΩ 以下 絶縁抵抗・・・1,000MΩ 以上 耐電圧・・・AC1,500V・1分間
 適合プリント基板厚さ・・・1.6mm

・インバータ接続

液晶ディスプレイのバックライト電源接続に対応した高耐圧、低背型コネクタ。実装高さ3.2mm、SMT仕様で携帯用機器の小型化が可能。

定格電流・・・1.0A AC・DC 定格電圧・・・600V AC・DC
 使用温度範囲・・・-25℃～85℃ 接触抵抗・・・初期/10mΩ 以下 環境試験後/20mΩ 以下 絶縁抵抗・・・1,000MΩ 以上 耐電圧・・・1,800V・1分間

・田中精機株式会社のFPGAボード接続

無はんだ接続のため、はんだづけ工程、洗浄工程が不要。多段階スタッキング接続により、基板スペースを有効活用。従来のDINコネクタに比べ、実装面積が約半分。スタッキング高さ16.8mmのため、DINコネクタのスタッキング接続と混在が可能。ハーフピッチコネクタの従来品形XH3シリーズとのかん合が可能。市販の接圧工具により圧入可能。

定格電流・・・0.5A 定格電圧・・・AC125V 接触抵抗・・・40mΩ 以下(20mV 以下、100mA 以下にて) 絶縁抵抗・・・1,000MΩ 以上(DC500Vにて) 耐電圧・・・AC650V/1min(リーク電流1mA 以下) 総合総入力・・・極数*0.78N 以下 総合抜去力・・・極数*0.05N 以上挿抜耐久・・・50回

・SDメモ리카ード用コネクタ(スタンダードタイプ)

カード挿入方向への過度なストレスを吸収。カード無理抜きによるカード破損を防止。カードの脱落を防止。操作性の良いイジェクト機構。SD I/Oに対応。

定格電流・・・0.5A 定格電圧・・・AC125V 接触抵抗・・・100mΩ 以下(20mV 以下、100mA 以下にて) 絶縁抵抗・・・1,000MΩ 以上(DC500V) 耐電圧・・・せん絡・絶縁破壊がないこと 耐振性・・・100nsの瞬断がないこと 耐湿性・・・接触抵抗、初期からの変化量40mΩ 以下、絶縁抵抗100MΩ 以上 温度サイクル・・・接触抵抗、初期からの変化量40mΩ 以下、絶縁抵抗100MΩ 以上 挿抜寿命・・・初期からの変化量40mΩ 以下はんだ耐熱性・・・性能に影響する樹脂部の溶融がないこと。

(2) LCD 選定

次の点に考慮し選定する。3年程度は購入が可能であること。また、できるだけ国内流通品であること。

Optrex T-51750GD065J-FW-ABを選定するにあたり Interface Pin Connectionを確認した。

表3 Interface Pin

Pin No	Symbol	Function
1,5,12,19,26	GND	
2	DCLK	Clock signal for sampling catch data signal
3	HD	Horizontal sync signal
4	VD	Vertical sync signal
6	R0	Red data signal(LSB)
:	:	Red data signal
11	R5	Red data signal(MSB)
13	G0	Green data signal(LSB)
:	:	Green data signal
18	G5	Green data signal(MSB)
20	B0	Blue data signal(LSB)

:	:	Blue data signal
25	B5	Blue data signal(MSB)
27	DENA	Data enable signal(to settle the viewing area)
28,29	VCC	Power Supply(DC3.3V or 5V)
30	TEST	This pin should be open.Test signal output for only internal test use.
31	REV	Reverse scan control. L=Normal,H=Reverse

表 2 より実使用ピン数は 24 ピンになる。

(3) 部品リスト

- 液晶インターフェース基板 GP-CONV 部品数25
- | No. | 部品名 | 型式・定格 | メーカー | 使用数 | ケーション | 備考 |
|-----|----------------------------|---------|-------------------|-----|-------|----|
| 1 | 基板GP-CONV-01 | 三電サーキット | 1 MAIN | | | |
| 2 | 基板GP-CONV-02 | 三電サーキット | 1 SUB | | | |
| 3 | コネクタXH3A-5041-A | オムロン | 1 CN11 MPUボードコネク | | | |
| 4 | SDコネクタDM1AA-SF-PEJ | ヒロセ | 1 CN6 SDカードソケット | | | |
| 5 | コネクタB2PS-VH | 日圧 | 2 CN3,CN9 電源入出力 | | | |
| 6 | コネクタB3PS-VH | 日圧 | 1 CN4 インバータ入力 | | | |
| 7 | コネクタXG4C-5034 | オムロン | 2 CN1,CN10 連結用 | | | |
| 8 | DC-DCコンバータ SUS6123R3S | コーセル | 1 DCDC1 DCDCコンバータ | | | |
| 9 | コネクタDF9B-31S-1V | ヒロセ | 1 CN5 液晶 | | | |
| 10 | コネクタS02(8.0)B-BHS | 日圧 | 2 CN7,CN8 インバータ用 | | | |
| 11 | ハーネスMILSF-SS-A-50-0.1 | MISUMI | 1 CN1-CN10間接続ケーブル | | | |
| 12 | コネクタASP-122952-01 | SAMTEC | 1 CN2 拡張コネク | | | |
| 13 | チップアルミ電解EMVK350ADA100ME55F | 日ケミ | 2 C2,C4 | | | |
| 14 | チップセラミックGRM21BB11H104KA01L | 村田 | 8 C1,C3,C5-C10 | | | |

2. 4. 基板回路図

使用部品、LCD、使用変更を考慮しつつ回路図を作成した。図 4 は SD カードソケットを有し、アルテラ評価ボードに接続する基板回路図である。図 5 は田中精機株式会社の FPGA ボードの接続用基板である。仕様変更に対応するため、2 枚の基板作成になった。田中精機株式会社の FPGA ボードの確認が完了し次第、接続をアルテラ評価ボードから田中精機株式会社の FPGA ボードへ接続する。回路図作成ツール D2CAD を使用した。使用する部品が確定しておりピン形状が 2 段になっている為、ピン接続番号は 1 つおきに接続する。形状、概観を確認しながらのピン接続は重要で、後の工程であるアートワーク作業がしやすいポイントになる。また、配線の接続数が多い場合はタグを利用すると回路図は見やすくなる。図面を見た場合わかりやすいように、クロス線の場合「中点」を配置する。

(1) 一般的な回路図

部品をどのように配置して配線をどう通すかは、回路図には描かれない。特に短く配線しなければなら

い、太い線材を使用するなど回路図には明記されない。電源やグラウンドの記号で終端されている配線は同じ記号が全て配線で接続されているものと見なす。オペアンプ IC なども電源とグラウンドピンがほぼ共通で決まっているため、回路図上は省略する場合がある。特別なもの以外は部品の種類指定は表現されない。ケース、ソケット、取り付け金具、放熱板、絶縁シートなど回路図には描かれない。また実際の動作、信号のタイミングも同様。従って使用する部品の規格から推定し、考慮しながら確認する。

(2) ノイズ、チャタリング対策について

スイッチを押したとき出来れば安定に 0V になるように接続回路を設計するのが良い。




図 4 GP変換

図 4 に GP 変換を示す。SD カードソケットを有する基板になる。線がクロスする場合中点を配置する。




図 5 GP-2

図 5 に GP-2 を示す。田中精機株式会社の FPGA ボードへ接続するコネクタ(GP10)を有する基板になる。ピンの配線接続はデータシートによる。

3. 製作

3. 1. 基板製作




図6 基板1イメージ

回路図を作成した後、回路図をもとに基板加工の委託をする。以降は基板加工が完成、納品されるまで、自社で実際の製造する作業は無い。図6については基板加工会社より、確認をしたものである。部品配置を確認するためのもので、製作の前に作る図になる。この時点で、仕様変更は出来なくなる。図7、8も確認が必要である。

回路図を作成後、パターン図を作成する。作成手順を参考に下記に記す。

- ①パターン図を作成し表示する。
- ②部品を移動、回転させ配置する。
- ③配線を行う。
- ④パターンの幅、位置の設定変更。
- ⑤部品記号、値の位置を修正する。
- ⑥ベタアースを作成する。
- ⑦パターン図の印刷




図7 基板2イメージ

図7に基板2のイメージを示す。




図8 全体イメージ

図8に全体イメージを示す。側面図になる。基板2枚をセットし、LCDを配置した全体のイメージで縦横高さ出来上がりのイメージが確認できる。

3. 2. 基板完成

ALTERA評価ボードへの接続コネクタがマイナーな部品であり、隣接する配線の幅が非常に狭い為、クリームはんだ作業を行った。



写真2 基板完成写真

確認した箇所は、ALTERA評価ボードの接続コネクタ、GP10の接続コネクタ、SDカードソケットが実装されている点である。全体の寸法は、出来るだけコンパクトサイズになるように、見栄えについては配線を下へ隠すような配慮がされていた事もあり、加工品の完成品質は非常に良い状態である。特に途中GP10へ接続する基板からのケーブルをフレキシブルな形状への変更点も対応されていた。完成した基板を写真2に示す。

3. 3. 動作確認

作成した拡張ボードを用い、Quartus IIを使用して簡単な動作確認を行った。動作確認は、田中精機株式会社の作成したFPGAボードと接続し、拡張ボードを点

灯させた。表示画像は赤、緑、青の濃淡画像と、4分割した帯状の濃淡画像を FPGA ボード上のボタンによって切替えるものとした。画像表示には、ハイテクプラザが作成した画像表示用基本 IP を利用した。写真3に点灯の状態を示す。写真は、青の濃淡画像を表示している様子である。



写真3 画像表示

4. 結言

今回の拡張ボード開発、モジュールの作成をもとに商品として、現実化・製品化できる様に準備を進めているが、この先コスト面において、どう乗り越えて行くかが課題となってくる。今回の共同研究で完成した開発ボードは、機能性としては高く、さらに改良を加える事により、良い製品を作る事が出来ると思われるが、現在、製品化されている他の製品と見比べても分かる通り、サイズ又は、商品スタイルを、お客様が求めるニーズに合わせていく事が必要になるため、時代にあったコスト面を考えていく必要がある。しかし本共同研究において、将来に関する製品作りの「きっかけ」を作った事は確かだと言える。

参考文献

- 1)Design Wave magazine 7
- 2)Design Wave magazine 8
- 3)CQ 出版 「16bitDOS」
- 4)啓学出版 「TurboC プログラミング入門」
- 5)工業調査会 「見てわかる VHDL」
- 6)CQ 出版 「フラッシュ・メモリ・カードの徹底研究」

- 7)CQ 出版 「PC カード/メモ리카ードの徹底研究」
- 8)技術評論社 「電子工作の素」
- 9)社団法人電子情報技術産業協会 「デジタルスタイルカメラ用画像ファイルフォーマット規格 ExifVersion2.2」
- 10)Quartus,<http://www.altima.jp>
,<http://www.altera.co.jp/>
- 11)Nios II についての構築手順,
<http://www.infohobby.jp/faq/Nios/exp/step03.htm>
- 12)回路図フリーツール,<http://www.suigyodo.com/>
- 13)回路図ツール,<http://www.yansoft.com/d2cad/>
- 14)SD カード,<http://ja.wikipedia.org/wiki/SD>
<http://www.sdcard.org/>

謝辞

本研究開発事業の遂行にあたり、苫小牧工業高等専門学校 情報工学科教授 阿部 司氏にはネットワークアプリケーション構築に関して、仙台電波高等専門学校 情報工学科（現 仙台高等専門学校 情報ネットワーク工学科） 元教授 鹿股昭雄氏には自律分散プロトコルに関して、仙台高等専門学校 知能エレクトロニクス工学科 准教授 與那嶺尚弘氏には FPGA デバイスに関して、株式会社ヴィッツ 取締役 開発第 3 部 部長 服部博之氏には CAN デバイスドライバに関してご指導をいただきました。

多大なるご協力、ご助言をいただいた前述の皆様に改めて深甚なる感謝をいたします。

福島県ハイテクプラザ研究報告書

Technical Reports of Fukushima Technology Centre

地域活性化共同研究開発事業

組込み応用製品の高機能化・高信頼性化に関する研究

発行

福島県ハイテクプラザ

〒963-0215 福島県郡山市待池台1丁目12番地 郡山西部第2工業団地内

TEL 024-959-1738(直通) FAX 024-959-1762

編集

福島県ハイテクプラザ

技術開発部 生産・加工科

※この研究は、電源立地地域対策交付金により実施した事業です。